TWI504913B - 誤差補償方法與應用此方法的自動測試設備 - Google Patents

誤差補償方法與應用此方法的自動測試設備 Download PDF

Info

Publication number
TWI504913B
TWI504913B TW102148859A TW102148859A TWI504913B TW I504913 B TWI504913 B TW I504913B TW 102148859 A TW102148859 A TW 102148859A TW 102148859 A TW102148859 A TW 102148859A TW I504913 B TWI504913 B TW I504913B
Authority
TW
Taiwan
Prior art keywords
signal
period
clock signal
value
automatic test
Prior art date
Application number
TW102148859A
Other languages
English (en)
Other versions
TW201525497A (zh
Inventor
Ching Hua Chu
Shin Wen Lin
Cheng Hsien Chang
Original Assignee
Chroma Ate Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chroma Ate Inc filed Critical Chroma Ate Inc
Priority to TW102148859A priority Critical patent/TWI504913B/zh
Publication of TW201525497A publication Critical patent/TW201525497A/zh
Application granted granted Critical
Publication of TWI504913B publication Critical patent/TWI504913B/zh

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

誤差補償方法與應用此方法的自動測試設備
本發明係關於一種誤差補償方法與應用此方法的自動測試設備，特別關於一種利用環形震盪器特性而實現的誤差補償方法與應用此方法的自動測試設備。
在積體電路生產流程中，自動測試是非常重要的一個環節。利用自動測試可以找出功能不正常的積體電路晶片，從而避免讓客戶拿到這樣不正常的積體電路晶片。一般而言，自動測試係以自動測試設備來完成。自動測試設備可以用多種預設的測試條件以及測試訊號來同時對一個或多個待測物(device under test,DUT)進行測試。
然而，當自動測試設備運行時，自動測試設備的電源電壓與環境溫度可能會因為多個電路同時操作而不穩定。舉例來說，電源電壓可能會較預設的電壓值為低，而環境溫度可能會較預設的溫度值為高。這些環境因子的變異，都可能使自動測試設備所送出的測試訊號或時脈訊號不正確，如何能正確的補償這些訊號的誤差，是一個待解決的問題。
有鑑於以上的問題，本發明提出一種誤差補償方法與應用此方法的自動測試設備，利用環形震盪器去模擬自動測試設備中的控制電路的傳播延遲(propagation delay)因為溫度或電壓變異所產生的誤差，從而以環形震盪器所輸出的時脈訊號的變異量產生一個補正率。並利用所計算出來的補正率，調整送給延遲線路的控制訊號送出的時間點，藉以使延遲線路所輸出的訊號的訊號邊緣發生的時間點與預期的時間點相同。
依據本發明一個或多個實施例所實現的一種誤差補償方法，適於一自動測試設備，此方法包含以環形震盪器依據至少一個環境因子，產生第一時脈訊號。並依據系統時脈訊號與第一時脈訊號，得到週期測定值。再依據週期測定值與週期預期值，得到補正率。而後依據補正率，補償測試訊號的誤差。
而依據本發明一個或多個實施例所實現一種自動測試設備，至少包含環形震盪器、週期測定單元與除法演算單元。環形震盪器用以依據至少一個環境因子產生第一時脈訊號。週期量測單元電性連接至環形震盪器，用以依據系統時脈訊號與第一時脈訊號，得到週期測定值。而除法演算單元電性連接至週期量測單元，用以依據週期測定值與一個週期預期值，得到補正率。補正率用以補償測試訊號的誤差。
依據本發明一個或多個實施例所揭露的誤差補償方法與應用此方法的自動測試設備，利用環形震盪器所產生的第一時脈訊號會因為環境溫度與電源電壓而變的特性，去模擬自動測試設備中的控制電路的傳播延遲因為環境溫度與電源電壓而發生的變異。從而補償送給延遲線路的控制訊號的變異，而使延遲線路所輸出的測試訊號的訊號邊緣發生的時間點符合所設定的時間點。
以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。
1‧‧‧自動測試設備
11‧‧‧變動量演算線路
111‧‧‧環形震盪器
INV1 ~INV2N+7 ‧‧‧反相器
1113‧‧‧多工器
113‧‧‧週期量測單元
1131‧‧‧週期設定線路
1133‧‧‧計數器
115‧‧‧除法演算單元
13‧‧‧校正回路
15‧‧‧時間計算模組
17‧‧‧控制模組
19‧‧‧延遲線路
00、01、10、11‧‧‧輸入接腳
第1圖係依據本發明一實施例的自動測試設備功能方塊圖。
第2圖係依據本發明一實施例中第1圖的變動量演算線路功能方塊圖。
第3圖係依據本發明一實施例的環形震盪器電路示意圖。
第4圖係依據本發明一實施例中第2圖的週期量測單元功能方塊圖。
第5圖係依據本發明一實施例中週期量測單元中多個訊號的時序圖。
第6A圖係依據本發明一實施例的誤差補償方法流程圖。
第6B圖係依據本發明一實施例中，於第6A圖之前的方法流 程圖。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。
關於本發明一個實施例中的自動測試設備，請參照第1圖，其係依據本發明一實施例的自動測試設備功能方塊圖。如第1圖所示，自動測試設備1可以包含變動量演算線路11、校正回路13、時間計算模組15、控制模組17與延遲線路19。其中變動量演算線路11與校正回路13電性連接，控制模組17分別電性連接至校正回路13與時間計算模組15，而延遲線路19電性連接至控制模組17。
變動量演算線路11係用以產生一個補正率，以補償自動測試設備1之中其他模組及線路因為環境因子(例如環境溫度或是電源電壓)的變異而產生的誤差。關於變動量演算線路11的構造及運作原理，請參照第2圖，其係依據本發明一實施例中第1圖的變動量演算線路功能方塊圖。如第2圖所示，變動量演算線路11可以包含環形震盪器111(ring oscillator)、週期量測單元113與除法演算單元115。其中週 期量測單元113電性連接於環形震盪器111與除法演算單元115之間。
環形震盪器111係用以依據至少一個環境因子產生第一時脈訊號。實作上，環形震盪器111可以由2k+1個反相器(inverter,NOT-gate)串連接成一個環狀而形成，依據巴克豪生準則(Barkhausen’s criterion)可以知道環形震盪器111不是一個穩定收斂的迴授電路(feedback loop circuit)因此會發生震盪的現象。並且由於電路學基本原理可以推定環形震盪器111所產生的第一時脈訊號的週期大致等於2k+1個反相器的傳播延遲(propagation delay)的兩倍。因此，可以藉由特定的架構，設計出可調整輸出的時脈訊號的週期的環形震盪器111。並且，可以在環境溫度等於預設溫度且電源電壓等於預設電壓時，調整環形震盪器111所輸出的第一時脈訊號的的週期至一個週期設定值。而後可以用週期設定值跟系統時脈訊號來計算出週期預期值。
於本發明一實施例中，關於前述的環形震盪器111，可以參照第3圖，其係依據本發明一實施例的環形震盪器電路示意圖。如第3圖所示，環形震盪器111可以包含2N+7個反相器INV1 至INV2N+7 與一個四對一多工器1113(four-to-one multiplexer,4-1 MUX)。並且第2N+1個反相器INV2N+1 、第2N+3個反相器INV2N+3 、第2N+5個反相器INV2N+5 與第2N+7個反相器INV2N+7 的輸出端分別連接至多 工器1113的四個輸入接腳，也就是輸入接腳00、輸入接腳01、輸入接腳10與輸入接腳11。而多工器1113依據週期設定訊號來將其中一個輸入接腳橋接(bridge)至多工器1113的輸出接腳，此輸出接腳並且直接連接至第1個反相器INV1 的輸入端。舉例來說，當週期設定訊號為00時，一共有2N+1個反相器INV1 至INV2N+1 形成一個震盪迴路，因此環形震盪器111所輸出的第一時脈訊號的週期大約為4N+2倍的反相器1111的傳播延遲(propagation delay,Tp )。而當週期設定訊號為11時，一共有2N+7個反相器INV1 至INV2N+7 形成一個震盪迴路，因此環形震盪器111所輸出的第一時脈訊號的週期大約為4N+14倍的反相器1111的傳播延遲Tp 。
因此，以第3圖所舉例的環形震盪器111，第一時脈訊號的週期可以是(4N+2)Tp 、(4N+6)Tp 、(4N+10)Tp 或(4N+14)Tp 。舉例來說，若N為10，每個反相器的傳播延遲Tp 為0.1奈秒，則第一時脈訊號的週期可以是4.2奈秒、4.6奈秒、5奈秒或5.4奈秒。因此，週期設定訊號為00時所對應的週期設定值為4.2奈秒，週期設定訊號為01時所對應的週期設定值為4.6奈秒，週期設定訊號為10時所對應的週期設定值為5奈秒，而週期設定訊號為11時所對應的週期設定值為5.4奈秒。雖然在本實施例中僅揭示具有四個可選擇的週期設定值的環形震盪器1111，然而依據本發明的精神，環形震盪器1111所輸出的第一時脈訊號可供選擇的週期設定值可 以不限於四個，也可以是八個或任意正整數個，本發明不加以限定。
週期量測單元113用以依據系統時脈訊號與環形震盪器111所輸出的第一時脈訊號，來得到一個週期測定值。更明確的來說，關於本發明一實施例中的週期量測單元113，請參照第4圖，其係依據本發明一實施例中第2圖的週期量測單元功能方塊圖。如第4圖所示，週期量測單元113中可以包含週期設定線路1131與計數器1133，週期設定線路1131電性連接至環形震盪器111，而計數器1133電性連接於週期設定線路1131與除法演算單元115之間。
週期設定線路1131用以依據第一時脈訊號與一個量測數量設定來產生量測週期訊號。請參照第5圖，其係依據本發明一實施例中週期量測單元中多個訊號的時序圖。舉例來說，當量測數量設定是8的時候，則週期設定線路1131所輸出的量測週期訊號中，每個高邏輯準位所佔的時間長度相當於第一時脈訊號的8個週期。在一種實作方式中，週期設定線路1131可以用一個除頻器(frequency divider,FD)來實現。
計數器1133依據量測週期訊號與系統時脈訊號，來產生週期測定值。於一個實施例中，量測週期訊號可以作為計數器1133的一個「致能訊號」(enable signal)，從而當量測週期訊號是高邏輯準位的時間區間內，計數器1133可 以計算系統時脈訊號有幾個正緣(positive edge)或是幾個負緣(negative edge)，來當作週期測定值。於第5圖的實施例中，當量測週期訊號的正緣以前，週期測定值可以被設定為0或是其他定值。而當量測週期訊號為高邏輯準位時，計數器1133將週期測定值設定為0，並且在系統時脈訊號的每一個正緣都使週期測定值被加一。而在量測週期訊號的負緣發生後，量測週期訊號的下一個正緣發生前至少一段時間不再更動週期測定值，並把週期測定值送給除法演算單元115以供後續的計算。
除法演算單元115用以依據週期量測單元113所產生的週期測定值與前述的週期預期值，來得到補正率，提供給自動測試設備1來依據補正率補償測試訊號的誤差。於一個實施例中，補正率(PC )可以被定義為： 其中在方程式(1)中，Ne 是週期預期值，Nm 是週期測定值。於在一個實施例中，週期預期值Ne 可以是被設定成8、16、32或是2m ，其中m是正整數。藉此，除法演算單元115可以包含一個多位元減法器與一個多位元移位器(shifter)，以減法器計算出週期預期值與週期測定值的差值後，將這個差值的特定幾個相鄰的位元，以移位器輸出做為補正率。藉此，相較於週期預期值Ne 不是2的整數次方的實施例，除法演算單元 115的電路複雜度較低。
此外，依據上述，當週期預期值Ne 大於週期測定值Nm 時，表示第一時脈訊號的週期相較於週期設定值較小，因此在量測週期訊號為高邏輯準位的時間區間內，數到較少的系統時脈訊號的正緣。因此表示自動測試設備1中的一個或多個控制訊號的傳播延遲較標準的傳播延遲更短。反之，週期預期值Ne 小於週期測定值Nm 時，表示第一時脈訊號的週期相較於週期設定值較大，因此在量測週期訊號為高邏輯準位的時間區間內，數到較多的系統時脈訊號的正緣。因此表示自動測試設備1中的一個或多個控制訊號的傳播延遲較標準的傳播延遲更長。藉此，補正率的正負號可以用來指示控制模組17應該要提早送出控制訊號(當傳播延遲較長時)或是延後送出控制訊號(傳播延遲較短時)。
接著請回到第1圖，校正回路13係用以依據前述變動量演算電路11所輸出的補正率，來產生一個校正訊號。於一個實施例中，校正回路13送出的校正訊號是用來告訴控制模組17，因為環境因子(環境溫度及/或電源電壓)的變異，整體電路的傳播延遲會有多少變異量。於此實施例中，校正回路13可以直接將前述補正率作為所述的變異量。也就是說，環形震盪器111所輸出的第一時脈訊號需要被補正的比例(補正率)大致等於自動測試設備1中的諸多控制電路的傳輸延遲需要被補正的比例。
於另外一個實施例中，校正回路13中可以存有一個補正率對傳播延遲的對照表，也就是說每個補正率對應的傳播延遲的對照表。並且依據補正率可以找出對應的傳播延遲，而後與補正率為零的傳播延遲來計算出自動測試設備1的諸多控制電路的傳播延遲需要被修正的數值(例如時間差)。而校正訊號可以包含前述算出的數值。
時間計算模組15用以依據時間設定值與延遲控制訊號來產生一個時間設定訊號。更明確來說，時間設定值是用來定義測試訊號的佔空比(duty ratio)或該測試訊號的訊號邊緣(positive/negative edge)發生的時間點。而時間計算模組15可以依據延遲控制訊號來得知當前的延遲控制訊號是否符合預期並依據時間設定值來決定時間設定訊號要如何指示控制模組17來調整延遲控制訊號。
控制模組17用以依據系統時脈訊號、校正回路13所送出的校正訊號與時間計算模組15所送出的時間設定訊號，產生延遲控制訊號來控制延遲線路19。具體來說，若收到時間設定訊號，控制模組17可以知道必須在哪一個時間點讓延遲控制訊號產生一個正緣，而又在那一個時間點讓延遲控制訊號產生一個負緣。而收到校正訊號，控制模組17可以知道整個延遲控制訊號的傳播延遲與標準的傳播延遲會有多少變異。舉例來說，控制模組17依據時間設定訊號知道要在啟動後第50奈秒的時候讓延遲控制訊號產生一個正緣，並 依據校正訊號知道當前的環境溫度與電源電壓會使延遲控制訊號的傳播延遲比起標準的傳播延遲慢上0.1奈秒，則控制模組17會在第49.9奈秒的時候讓延遲控制訊號產生一個正緣，因此實際上延遲控制訊號送到延遲線路19的時間點會符合預設的時間點。
延遲線路19用以依據延遲控制訊號產生測試訊號以提供給待測物，以進行所欲進行的測試。延遲線路19在實作上可以是多個反相器的串接，藉此降低後端待測物的負載因為負載效應而對控制模組所送出的延遲控制訊號的傳播延遲造成的影響。而測試訊號可以是具有特定正緣負緣模式(pattern)的輸入訊號，也可以是特定的時脈訊號，本發明在此不加以限制。
習知的自動測試設備沒有本案中的「變動量演算電路11」的存在，當時間計算模組、控制模組要控制延遲線路來產生並輸出測試訊號時，實質上這個控制的訊號在電路中傳播時會有「傳播延遲」，而在設計上會以預設溫度、預設的電源電壓時的「標準的傳播延遲」來設計電路。因此習知的自動測試設備在運作時，因為對多個待測物供電，而有了電源電壓及/或環境溫度的變異。隨著變異的產生，傳播延遲也不再等於標準的傳播延遲，而使輸出的測試訊號的佔空比及/或訊號邊緣與預設的佔空比及/或訊號邊緣不同。
舉例來說，在一個測試事件中，預設要在啟動 後，在第10奈秒時產生測試訊號的正緣(rising edge)，而後在第30奈秒時產生測試訊號的負緣(falling edge)，接著在第35奈秒時產生測試訊號的正緣。然而，實際上環境溫度比預設溫度高了攝氏20度，且電源電壓比預設的電源電壓低了0.1伏特，因此實際上的傳播延遲比起標準的傳播延遲大約慢了0.1奈秒。因此會在第10.1奈秒時產生測試訊號的正緣，而後在第30.1奈秒時產生測試訊號的負緣，接著在第35.1奈秒時產生測試訊號的正緣。如此可能會造成測試上的錯誤。
在另一個測試事件中，因為實際上環境溫度比預設溫度高了攝氏20度與電源電壓比預設的電源電壓低了0.1伏特，因此實際上，控制正緣發生的訊號的傳播延遲比標準的傳播延遲大約慢了0.1奈秒，而控制負緣發生的訊號的傳播延遲比標準的傳播延遲大約慢了0.2奈秒。因此會在第10.1奈秒時產生測試訊號的正緣，而後在第30.2耐秒時產生測試訊號的負緣，接著在第35.1奈秒時產生測試訊號的正緣。因此不只訊號邊緣發生的時間點有誤，連測試訊號的佔空比都與預設的佔空比不同。
相較之下，本發明一個或多個實施例中的自動測試設備1包含變動量演算電路11，而可以即時推估出自動測試設備1中的一個或多個控制訊號在傳播時的傳播延遲會比起標準的傳播延遲有多少差異(較快或者較慢)，從而依據所推估出來的差異來讓控制模組17調整訊號產生的時間點，以補 償因為環境溫度及/或電源電壓等環境因素所造成的傳播延遲變異。
依據本發明一實施例所實現的適用於自動測試設備的誤差補償方法，請參照第6A圖，其係依據本發明一實施例的誤差補償方法流程圖。如步驟S510所示，以環形震盪器依據至少一個環境因子，產生第一時脈訊號。並如步驟S520所示，依據系統時脈訊號與第一時脈訊號，得到週期測定值。再如步驟S530所示，依據週期測定值與週期預期值，得到補正率。而後如步驟S540所示，依據補正率，補償測試訊號的誤差。
此外，關於本發明另一實施例的誤差補償方法，可以更參照第6B圖，其係依據本發明另一實施例的誤差補償方法流程圖。相較於第6A圖，在步驟S510之前，可以更包含步驟S505，設定環形震盪器的第一時脈訊號，在環境溫度等於預設溫度且電源電壓等於預設電壓時，第一時脈訊號的週期等於週期設定值。以及步驟S507，依據週期設定值與系統時脈訊號，得到週期預期值。
綜上所述，依據本發明一個或多個實施例所揭露的誤差補償方法與應用此方法的自動測試設備，利用環形震盪器所產生的第一時脈訊號會因為環境溫度與電源電壓而變的特性，去模擬自動測試設備中的多個模組與電路的傳播延遲因為環境溫度與電源電壓而發生的變異。從而補償送給延 遲線路的控制訊號的變異，而使延遲線路所輸出的測試訊號的訊號邊緣發生的時間點符合所設定的時間點。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

Claims (10)

  1. 一種誤差補償方法，適於一自動測試設備，此方法包含：以一環形震盪器依據至少一環境因子，產生一第一時脈訊號；依據一系統時脈訊號與該第一時脈訊號，得到一週期測定值；依據該週期測定值與一週期預期值，得到一補正率；以及依據該補正率，補償一測試訊號的誤差。
  2. 如請求項1所述的誤差補償方法，其中該環境因子係選自由該自動測試設備的一環境溫度與該自動測試設備所提供的一電源電壓所組成的群組其中至少之一，並且此誤差補償方法更包含：設定該環形震盪器的該第一時脈訊號，在該環境溫度等於一預設溫度且該電源電壓等於一預設電壓時，該第一時脈訊號的週期等於一週期設定值；以及依據該週期設定值與該系統時脈訊號，得到該週期預期值。
  3. 如請求項1所述的誤差補償方法，其中該補正率係正比於該週期預期值與該週期測定值之間的一差值，且該補正率反比於該週期測定值。
  4. 如請求項1所述的誤差補償方法，其中在依據該補正率，補償該測試訊號的誤差的步驟中包含：依據該補正率與一時間設定值，產生一延遲控制訊號；以及以該延遲控制訊號控制一延遲線路，以產生該測試訊號。
  5. 如請求項4所述的誤差補償方法，其中該時間設定值係用以定義該測試訊號的佔空比與該測試訊號的訊號邊緣發生的時間點其中至少之一。
  6. 一種自動測試設備，包含：一環形震盪器，用以依據至少一環境因子產生一第一時脈訊號；一週期量測單元，電性連接至該環形震盪器，用以依據一系統時脈訊號與該第一時脈訊號，得到一週期測定值；以及一除法演算單元，電性連接至該週期量測單元，用以依據該週期測定值與一週期預期值，得到一補正率，該補正率用以補償一測試訊號的誤差。
  7. 如請求項6所述的自動測試設備，其中該環境因子係選自由該自動測試設備的一環境溫度與該自動測試設備所提供的一電源電壓所組成的群組其中至少之一，並且在該環境溫度等於一預設溫度且該電源電壓等於一預設電壓 時等於一週期設定值時，該第一時脈訊號的週期等於一週期設定值，並依據該週期設定值與該系統時脈訊號，設定該週期預期值。
  8. 如請求項6所述的自動測試設備，其中該補正率，該補正率係正比於該週期預期值與該週期測定值之間的一差值，且該補正率反比於該週期測定值。
  9. 如請求項6所述的自動測試設備，更包含：一校正回路，電性連接至該除法演算單元，用以依據該補正率產生一校正訊號；一時間計算模組，用以依據一時間設定值與一延遲控制訊號，產生一時間設定訊號；一控制模組，電性連接至該校正迴路與該時間計算模組，用以依據該系統時脈訊號、該校正訊號與該時間設定訊號，產生該延遲控制訊號；以及一延遲線路，電性連接至該控制模組，用以依據該延遲控制訊號產生該測試訊號。
  10. 如請求項9所述的自動測試設備，其中該時間設定值係用以定義該輸出時脈訊號的佔空比與該輸出時脈訊號的訊號邊緣的時間點其中至少之一。
TW102148859A 2013-12-27 2013-12-27 誤差補償方法與應用此方法的自動測試設備 TWI504913B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102148859A TWI504913B (zh) 2013-12-27 2013-12-27 誤差補償方法與應用此方法的自動測試設備

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102148859A TWI504913B (zh) 2013-12-27 2013-12-27 誤差補償方法與應用此方法的自動測試設備

Publications (2)

Publication Number Publication Date
TW201525497A TW201525497A (zh) 2015-07-01
TWI504913B true TWI504913B (zh) 2015-10-21

Family

ID=54197577

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102148859A TWI504913B (zh) 2013-12-27 2013-12-27 誤差補償方法與應用此方法的自動測試設備

Country Status (1)

Country Link
TW (1) TWI504913B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI750021B (zh) * 2021-02-01 2021-12-11 瑞昱半導體股份有限公司 可靠度偵測裝置與可靠度偵測方法
TW202240393A (zh) 2021-04-12 2022-10-16 崛智科技有限公司 建立時間及保持時間之檢測系統及檢測方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680632B1 (en) * 2002-02-26 2004-01-20 Cypress Semiconductor Corp. Method/architecture for a low gain PLL with wide frequency range
US6826246B1 (en) * 1999-10-15 2004-11-30 Agere Systems, Inc. Phase locked loop with control voltage centering
EP2187523A1 (en) * 2008-11-14 2010-05-19 Fujitsu Microelectronics Limited Phase-locked loop control circuitry
TW201220703A (en) * 2010-09-27 2012-05-16 Mediatek Singapore Pte Ltd Integrated circuit device, electronic device and method for compensating frequency drift of a controllable oscillator
CN101836132B (zh) * 2007-09-21 2012-09-12 费尔菲尔德工业公司 用于校正节点地震数据采集单元中的计时功能的方法和装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826246B1 (en) * 1999-10-15 2004-11-30 Agere Systems, Inc. Phase locked loop with control voltage centering
US6680632B1 (en) * 2002-02-26 2004-01-20 Cypress Semiconductor Corp. Method/architecture for a low gain PLL with wide frequency range
CN101836132B (zh) * 2007-09-21 2012-09-12 费尔菲尔德工业公司 用于校正节点地震数据采集单元中的计时功能的方法和装置
EP2187523A1 (en) * 2008-11-14 2010-05-19 Fujitsu Microelectronics Limited Phase-locked loop control circuitry
TW201220703A (en) * 2010-09-27 2012-05-16 Mediatek Singapore Pte Ltd Integrated circuit device, electronic device and method for compensating frequency drift of a controllable oscillator

Also Published As

Publication number Publication date
TW201525497A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
US9229054B2 (en) Self-contained, path-level aging monitor apparatus and method
TWI548886B (zh) 老化偵測電路及其方法
JP2010536267A (ja) クロック・ジッタを測定する回路装置および方法
US9973331B1 (en) Method and apparatus for synchronization
JP2017103629A (ja) 遅延回路、ｄｌｌ回路および遅延回路の故障救済方法
US9664737B2 (en) Method for providing an on-chip variation determination and integrated circuit utilizing the same
JPH07248847A (ja) クロック信号調整方法および装置
US10386412B2 (en) Scheme to measure individually rise and fall delays of non-inverting logic cells
TWI504913B (zh) 誤差補償方法與應用此方法的自動測試設備
TW202018544A (zh) 決定積體電路之電壓以及找出電壓與電路參數之關係的方法
JP5202456B2 (ja) 試験装置および試験方法
CN101908012A (zh) 时钟信号测试装置及测试方法
US10402523B2 (en) System for monitoring electronic circuit and method for monitoring electronic circuit
US8040995B2 (en) Jitter detection circuit and jitter detection method
CN104764914A (zh) 误差补偿方法与应用此方法的自动测试设备
JP2007127460A (ja) 半導体集積回路
CN109975679A (zh) Mosfet的bti性能测试电路及基于其的测试方法
JP6610216B2 (ja) 遅延回路および遅延回路の試験方法
US8191033B1 (en) In situ clock jitter measurement
US7185239B2 (en) On-chip timing characterizer
JPH06324118A (ja) 半導体集積回路の試験装置
US20240162895A1 (en) Competing path ring-oscillator for direct measurement of a latch timing window parameters
JPH11174125A (ja) 半導体テスト回路
WO2012059986A1 (ja) 遅延測定回路、および遅延測定方法
JP2017122718A (ja) パルス発生装置及びパルス発生装置の較正方法