TWI750021B - 可靠度偵測裝置與可靠度偵測方法 - Google Patents

可靠度偵測裝置與可靠度偵測方法 Download PDF

Info

Publication number
TWI750021B
TWI750021B TW110103644A TW110103644A TWI750021B TW I750021 B TWI750021 B TW I750021B TW 110103644 A TW110103644 A TW 110103644A TW 110103644 A TW110103644 A TW 110103644A TW I750021 B TWI750021 B TW I750021B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
logic value
signals
mode signal
Prior art date
Application number
TW110103644A
Other languages
English (en)
Other versions
TW202232114A (zh
Inventor
許文軒
郭俊儀
陳瑩晏
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110103644A priority Critical patent/TWI750021B/zh
Priority to US17/542,518 priority patent/US11451222B2/en
Application granted granted Critical
Publication of TWI750021B publication Critical patent/TWI750021B/zh
Publication of TW202232114A publication Critical patent/TW202232114A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

可靠度偵測裝置包含控制電路、複數個振盪器電路以及輸出電路。控制電路用以根據模式訊號產生複數個致能訊號。複數個振盪器電路用以輸出複數個振盪訊號。該些振盪器電路中之每一者用以在模式訊號具有第一邏輯值時根據切換訊號產生該些振盪訊號中之對應振盪訊號，並在模式訊號具有第二邏輯值時根據該些致能訊號中之對應致能訊號產生對應振盪訊號。切換訊號相關於功能性電路。輸出電路用以在模式訊號具有第二邏輯值時根據該些振盪訊號輸出偵測訊號，其中偵測訊號用以反映功能性電路的可靠度。

Description

可靠度偵測裝置與可靠度偵測方法
本案是關於電路的可靠度偵測裝置，尤其是關於具有振盪器電路的可靠度偵測裝置與可靠度偵測方法。
隨著運行時間變長，積體電路可能會因為一些非理想因素產生衰退。例如，負偏壓溫度不穩定性(negative-bias temperature instability)會使P型電晶體之臨界電壓逐漸變高。若P型電晶體的臨界電壓逐漸變高，可能會使積體電路的原有操作出現錯誤，或使積體電路的效能下降。於一些相關技術中，振盪器電路可被用來偵測積體電路的效能，以確認積體電路中的元件可靠度是否在正常範圍。然而，於上述技術中，振盪器電路可能會因為省電機制被關閉，或是被設定為過度切換，導致偵測結果不準確。
於一些實施態樣中，本案一些實施例中的可靠度偵測裝置與可靠度偵測方法是為了改善前述先前技術中的振盪器電路造成偵測結果不準確的問題。
於一些實施例中，可靠度偵測裝置包含控制電路複數個振盪器電路以及輸出電路。控制電路用以根據一模式訊號產生複數個致能訊號。複數個振盪器電路用以輸出複數個振盪訊號。該些振盪器電路中之每一者用以在該模式訊號具有一第一邏輯值時根據一切換訊號產生該些振盪訊號中之一對應振盪訊號，並在該模式訊號具有一第二邏輯值時根據該些致能訊號中之一對應致能訊號產生該對應振盪訊號。該切換訊號相關於一功能性電路。輸出電路用以在該模式訊號具有該第二邏輯值時根據該些振盪訊號輸出一偵測訊號，其中該偵測訊號用以反映該功能性電路的可靠度。
於一些實施例中，可靠度偵測方法包含下列操作：根據一模式訊號產生複數個致能訊號；在該模式訊號具有一第一邏輯值時根據一切換訊號產生複數個振盪訊號，其中該切換訊號相關於一功能性電路；在該模式訊號具有一第二邏輯值時根據該些致能訊號中之一對應致能訊號產生該些振盪訊號中之一對應振盪訊號；以及在該模式訊號具有該第二邏輯值時根據該些振盪訊號輸出一偵測訊號，其中該偵測訊號用以反映該功能性電路的可靠度。
於一些實施態樣中，相較於先前技術，本案一些實施例的可靠度偵測裝置與可靠度偵測方法之功效是可獲得更準確的可靠度偵測結果。
有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
100:可靠度偵測裝置
101:功能性電路
110:控制電路
120[0]~120[4]:振盪器電路
130:輸出電路
222,226,228,232,234:邏輯閘電路
224:多工器電路
310:編碼器電路
320[0]~320[4]:及閘電路
400:可靠度方法
AG:模式訊號
C[0]~C[4]:控制訊號
EN[0]~EN[4]:致能訊號
S1,S2,S3,S4:訊號
S410,S420,S430,S440:操作
SC[0]~SC[4]:振盪訊號
SD:偵測訊號
SEL:選擇訊號
TG:切換訊號
〔圖1〕為根據本案一些實施例繪製一種可靠度偵測裝置的示意圖； 〔圖2〕為根據本案一些實施例繪製圖1的多個振盪器電路以及輸出電路的示意圖；〔圖3〕為根據本案一些實施例繪製圖1的控制電路的示意圖；以及〔圖4〕為根據本案一些實施例繪製一種可靠度偵測方法的流程圖。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。如本文所用，用語『電路系統(circuitry)』可為由至少一電路(circuit)所形成的單一系統，且用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。
如本文所用，用語『與/或』包含了列出的關聯項目中的一個或多個的任何組合。在本文中，使用第一、第二與第三等等之詞彙，是用於描述並辨別各個元件。因此，在本文中的第一元件也可被稱為第二元件，而不脫離本案的本意。為易於理解，於各圖式中的類似元件將被指定為相同標號。
圖1為根據本案一些實施例繪製一種可靠度偵測裝置100的示意圖。於一些實施例中，功能性電路101可為(但不限於)數位訊號處理電路、特殊應用積體電路等等。於實際應用中，功能性電路101可能會因為操作時間 變長產生衰退。於一些實施例中，可靠度偵測裝置100可與功能性電路101整合為單一系統，並可用於偵測功能性電路101的衰退(aging)程度。
可靠度偵測裝置100包含控制電路110、多個振盪器電路120[0]~120[4]以及輸出電路130。控制電路110用以根據模式訊號AG產生多個致能訊號EN[0]~EN[4]。例如，當模式訊號AG具有第一邏輯值(例如為邏輯值1)時，所有致能訊號EN[0]~EN[4]具有第二邏輯值(例如為邏輯值0)，其中第一邏輯值相反於第二邏輯值(例如，在邏輯值非0即1的狀況下)。或者，當模式訊號AG具有第二邏輯值時，該些致能訊號EN[0]~EN[4]中之一者可具有第一邏輯值。但模式訊號AG產生多個致能訊號EN[0]~EN[4]的組合不以此為限。
多個振盪器電路120[0]~120[4]用以輸出多個振盪訊號SC[0]~SC[4]。在模式訊號AG具有第一邏輯值(例如為邏輯值1)時，多個振盪器電路120[0]~120[4]中之每一者用以根據切換訊號TG產生多個振盪訊號SC[0]~SC[4]中之一對應振盪訊號。於一些實施例中，切換訊號TG相關於功能性電路101。例如，切換訊號TG可為來自功能性電路101的輸出訊號，或可為功能性電路101的內部訊號，或是基於來自功能性電路101的訊號所產生之一訊號。於一些實施例中，切換訊號TG可用以反映功能性電路101之平均切換頻率(toggle rate)。藉由上述操作，當模式訊號AG具有第一邏輯值時，多個振盪器電路120[0]~120[4]可隨著功能性電路101一起切換。如此一來，多個振盪器電路120[0]~120[4]的衰退程度可相近於功能性電路101的衰退程度，以產生更為準確的偵測結果。
或者，在模式訊號AG具有第二邏輯值(例如為邏輯值0)時，多個振盪器電路120[0]~120[4]中之每一者用以根據多個致能訊號EN[0]~EN[4]中之一對應致能訊號產生多個振盪訊號SC[0]~SC[4]中之一對應振盪訊號。換言之，在模式訊號AG具有第二邏輯值時，各個振盪器電路120[0]~120[4]不響應於切換訊號TG產生對應的振盪訊號。藉由上述操作，在模式訊號AG具有第二邏輯值時，多個振盪器電路120[0]~120[4]中之每一者可根據對應的致能訊號操作為自由運行(free running)振盪器電路，以產生對應的振盪訊號。於此條件下，多個振盪訊號SC[0]~SC[4]可用來反映功能性電路101的衰退程度。
輸出電路130用以在模式訊號AG具有第二邏輯值時根據多個振盪訊號SC[0]~SC[4]輸出偵測訊號SD。於一些實施例中，偵測訊號SD可用來反映功能性電路101的可靠度。於一些實施例中，在模式訊號AG具有第一邏輯值時，輸出電路130停止輸出偵測訊號SD。換言之，輸出電路130在模式訊號AG具有第一邏輯值時可以停止切換。如此，可降低功率消耗並避免輸出電路130衰退，以提升偵測準確度。
於一些實施例中，可靠度偵測裝置100可更包含一處理電路(未示出)。在可靠度偵測裝置100第一次開機時，模式訊號AG設置以具有第二邏輯值。響應於此模式訊號AG，多個振盪器電路120[0]~120[4]可響應於多個致能訊號EN[0]~EN[4]依序產生多個振盪訊號SC[0]~SC[4]。例如，當致能訊號EN[0]具有第二邏輯值時，剩餘的致能訊號EN[1]~EN[4]具有第一邏輯值。於此條件下，振盪器電路120[0]可產生對應的振盪訊號SC[0]，且多個振盪器電路120[1]~120[4]不產生多個振盪訊號SC[1]~SC[4]。輸出電路130可基於振盪訊號SC[0]輸出對應的偵測訊號SD。接著，處理電路可根據此偵測訊號SD進行計 數，以產生對應於振盪器電路120[0]的預設值，並儲存該預設值於一暫存器電路(未示出)。依此類推，在可靠度偵測裝置100第一次開機時，處理電路可儲存分別對應於多個振盪器電路120[0]~120[4]的多個預設值。
於後續的偵測操作中，處理電路可根據偵測訊號SD產生新的計數值，並比較該計數值與對應的預設值以確認功能性電路101的可靠度。例如，由於電路衰退，多個振盪訊號SC[0]~SC[4]的頻率越來越慢，使得新的計數值變小。若該計數值小於對應的預設值，代表功能性電路101的效能有衰退。於一些實施例中，處理電路可比較計數值與一臨界值，並於該計數值小於臨界值時發出警告訊息。此警告訊息可用於通知使用者或其他校正電路功能性電路101的效能過低，以進行後續更換或校正。於一些實施例中，上述的處理電路可由處理器電路實施。例如，上述多個操作可由該處理器電路執行一軟體來實施，但本案並不以此為限。
於一些相關技術中，為了節省功率消耗，在功能性電路執行一般操作時振盪器電路會被關閉。如此一來，振盪器電路的衰退程度將不同於功能性電路的衰退程度，而無法反映出準確的偵測結果。或者，於一些相關技術中，振盪器電路被設置為持續切換。若振盪器電路被過度切換，振盪器電路的衰退程度可能大於功能性電路的衰退程度，而無法反映出準確的偵測結果。
相較於上述相關技術，於本案一些實施例中，當模式訊號AG具有第一邏輯值時，多個振盪器電路120[0]~120[4]可隨著來自功能性電路101之切換訊號TG進行切換。如此，可確保多個振盪器電路120[0]~120[4]的衰退程度接近於功能性電路101的衰退程度。再者，如先前所述，輸出電路130在模式 訊號AG具有第一邏輯值時可以被關閉，以確保輸出電路130不會被多個振盪器電路120[0]~120[4]進行切換，以提高偵測準確度。
圖2為根據本案一些實施例繪製圖1的多個振盪器電路120[0]~120[4]以及輸出電路130的示意圖。多個振盪器電路120[0]~120[4]每一者具有相同電路結構。以圖2的振盪器電路120[0]的詳細結構為例，振盪器電路120[0]包含邏輯閘電路222、多工器電路224、邏輯閘電路226以及多個數位電路228。邏輯閘電路222根據模式訊號AG以及切換訊號TG產生訊號S1。當模式訊號AG具有第一邏輯值時，邏輯閘電路222將切換訊號TG輸出為訊號S1。或者，當模式訊號AG具有第二邏輯值時，邏輯閘電路222輸出具有固定位準(例如為低位準)的訊號S1。於此例中，邏輯閘電路222可為(但不限於)及閘電路。多工器電路224用以根據模式訊號AG將訊號S1或訊號S2輸出為訊號S3。例如，若模式訊號AG具有第一邏輯值，多工器電路224輸出訊號S1為訊號S3。或者，若模式訊號AG具有第二邏輯值，多工器電路224輸出訊號S2為訊號S3。
邏輯閘電路226用以根據對應的致能訊號EN[0]以及訊號S3產生對應的振盪訊號SC[0]。例如，邏輯閘電路226可為(但不限於)非或(NOR)閘電路。多個數位電路228用以輸出訊號S2並接收訊號S3。詳細而言，多個數位電路228經由多工器電路224與邏輯閘電路226串聯耦接，以操作為環形振盪器電路。詳細而言，當致能訊號EN[0]具有第二邏輯值時，上述的環形振盪器電路可基於訊號S2產生振盪訊號SC[0]。例如，當致能訊號EN[0]具有第二邏輯值時，環形振盪器電路可操作為自由運行的振盪器電路，其可基於訊號S2開始切換而產生振盪訊號SC[0]。或者，當致能訊號EN[0]具有第一邏輯值時，邏輯閘電路226的輸出端將具有一固定位準(例如為低位準)。等效地，環形振盪 器電路響應於具有第一邏輯值的致能訊號EN[0]停止產生振盪訊號SC[0]。如此，可避免輸出電路130被多個振盪器電路120[0]~120[4]切換，以減少輸出電路130的衰退。
如先前所述，多個振盪器電路120[0]~120[4]每一者具有相同電路結構。例如，在振盪器電路120[1]中，邏輯閘電路226接收致能訊號EN[1]並產生對應的振盪訊號SC[1]。依此類推，應可理解多個振盪器電路120[0]~120[4]每一者的設置方式。
於圖2的例子中，多個數位電路228為反相器電路，但本案並不以此為限。於一些實施例中，多個數位電路228的設置方式可基於功能性電路101而定。例如，若功能性電路101包含及閘電路、或閘電路、反相器電路以及非及閘電路，多個數位電路228可使用相同的及閘電路、或閘電路、反相器電路以及非及閘電路之組合實施。如此一來，可以得到更準確的可靠度偵測結果。上述關於功能性電路101中所包含的電路種類用於示例，且本案並不以此為限。
於一些實施例中，訊號S2經多個數位電路228以及邏輯閘電路226反相處理的次數可設定為奇數，以確保多個振盪器電路120[0]~120[4]能夠正確起振。換言之，於一些實施例中，在每一振盪器電路120[0]~120[4]中，多個數位電路228以及邏輯閘電路226的個數可為奇數。以圖2的例子而言，振盪器電路120[0]包含4個數位電路228以及1個邏輯閘電路226。如此，訊號S2可經過5次的反相處理，以產生振盪訊號SC[0]。或者，於另一些實施例中，振盪器電路120[0]包含50個數位電路228以及1個邏輯閘電路226。如此，訊號S2可經過 51次的反相處理，以產生振盪訊號SC[0]。上述關於多個數位電路228以及邏輯閘電路226的數量用於示例，且本案並不以此為限。
輸出電路130包含邏輯閘電路232以及邏輯閘電路234。邏輯閘電路232耦接至多個振盪器電路120[0]~120[4]以接收多個振盪訊號SC[0]~SC[4]。邏輯閘電路232用以根據多個振盪訊號SC[0]~SC[4]產生訊號S4。如先前所述，當多個致能訊號EN[0]~EN[4]中之一對應者具有第二邏輯值時，多個致能訊號EN[0]~EN[4]中之剩餘者皆具有第一邏輯值。於此條件下，邏輯閘電路232可將多個振盪訊號SC[0]~SC[4]中之一對應者輸出為訊號S4。
例如，當致能訊號EN[0]具有第二邏輯值時，剩餘的致能訊號EN[1]~EN[4]皆具有第一邏輯值。於此條件下，振盪器電路120[0]基於訊號S2開始切換而產生振盪訊號SC[0]，且剩餘振盪器電路120[1]~120[4]輸出具有固定位準(例如為低位準)的多個振盪訊號SC[1]~SC[4]。因此，邏輯閘電路232可將振盪訊號SC[0]輸出為訊號S4。於此例中，邏輯閘電路232可為(但不限於)或閘電路。
邏輯閘電路234耦接至邏輯閘電路232以接收訊號S4。在模式訊號AG具有第二邏輯值時，邏輯閘電路234根據訊號S4輸出偵測訊號SD。在模式訊號AG具有第一邏輯值時，邏輯閘電路234停止輸出偵測訊號SD。例如，邏輯閘電路234可為(但不限於)非或閘電路。當模式訊號AG具有第一邏輯值時，邏輯閘電路234的輸出端將被固定於低位準。等效地，邏輯閘電路234響應於具有第一邏輯值的模式訊號AG停止輸出偵測訊號SD。如此，輸出電路130可不被多個振盪器電路120[0]~120[4]切換。
圖3為根據本案一些實施例繪製圖1的控制電路110的示意圖。於一些實施例中，控制電路110包含編碼器電路310以及多個邏輯閘電路320[0]~320[4]。編碼器電路310用以根據選擇訊號SEL產生複數個控制訊號C[0]~C[4]，其中選擇訊號SEL用以選擇多個振盪器電路120[0]~120[4]中之一者來偵測功能性電路101的可靠度。多個邏輯閘電路320[0]~320[4]分別接收多個控制訊號C[0]~C[4]，並接收模式訊號AG。多個邏輯閘電路320[0]~320[4]用以根據多個控制訊號C[0]~C[4]以及模式訊號AG產生多個致能訊號EN[0]~EN[4]。例如，邏輯閘電路320[0]根據控制訊號C[0]以及模式訊號AG產生致能訊號EN[0]。依此類推，應可理解其他邏輯閘電路320[1]~320[4]、多個控制訊號C[1]~C[4]以及多個致能訊號EN[1]~EN[4]之間的對應關係。
當模式訊號AG具有第一邏輯值時，多個邏輯閘電路320[0]~320[4]輸出具有第二邏輯值的多個致能訊號EN[0]~EN[4]。當模式訊號AG具有第二邏輯值時，多個邏輯閘電路320[0]~320[4]可分別將多個控制訊號C[0]~C[4]輸出為多個致能訊號EN[0]~EN[4]。例如，多個邏輯閘電路320[0]~320[4]中每一者可為具有反相輸入端的及閘電路，且該反相輸入端用以接收模式訊號AG。
應當理解，圖1、圖2以及圖3的電路數量以及相關設置方式用於示例，且本案並不以此為限。例如，於其他的實施例中，可靠度偵測裝置100可包含不同數量的振盪器電路。
圖4為根據本案一些實施例繪製一種可靠度偵測方法400的流程圖。於一些實施例中，可靠度偵測方法400可由(但不限於)圖1的可靠度偵測裝置100執行。
於操作S410中，根據模式訊號(例如為圖1的模式訊號AG)產生複數個致能訊號(例如為圖1的多個致能訊號EN[0]~EN[4])。於操作S420中，在模式訊號具有第一邏輯值(例如為邏輯值1)時根據切換訊號(例如為圖1的切換訊號TG)產生複數個振盪訊號(例如為圖1的多個振盪訊號SC[0]~SC[4])，其中切換訊號相關於功能性電路(例如為圖1的功能性電路101)。於操作S430中，在模式訊號具有第二邏輯值時根據該些致能訊號中之對應致能訊號產生該些振盪訊號中之對應振盪訊號。於操作S440中，在模式訊號具有第二邏輯值時根據該些振盪訊號輸出偵測訊號(例如為圖1的偵測訊號SD)，其中偵測訊號用以反映功能性電路的可靠度。
上述多個操作之說明可參照前述各個實施例，故不重複贅述。上述可靠度偵測方法400的多個操作僅為示例，並非限定需依照此示例中的順序執行。在不違背本案的各實施例的操作方式與範圍下，在可靠度偵測方法400下的各種操作當可適當地增加、替換、省略或以不同順序執行(例如可以是同時執行或是部分同時執行)。
綜上所述，本案一些實施例中的可靠度偵測裝置與可靠度偵測方法可以讓振盪器電路的衰退相近於功能性電路的衰退，並降低其他控制電路的衰退。如此一來，可得到更準確的可靠度偵測結果。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:可靠度偵測裝置
101:功能性電路
110:控制電路
120[0]~120[4]:振盪器電路
130:輸出電路
AG:模式訊號
EN[0]~EN[4]:致能訊號
SC[0]~SC[4]:振盪訊號
SD:偵測訊號
TG:切換訊號

Claims (10)

  1. 一種可靠度偵測裝置，包含： 一控制電路，用以根據一模式訊號產生複數個致能訊號； 複數個振盪器電路，用以輸出複數個振盪訊號，其中該些振盪器電路中之每一者用以在該模式訊號具有一第一邏輯值時根據一切換訊號產生該些振盪訊號中之一對應振盪訊號，並在該模式訊號具有一第二邏輯值時根據該些致能訊號中之一對應致能訊號產生該對應振盪訊號，且該切換訊號相關於一功能性電路；以及 一輸出電路，用以在該模式訊號具有該第二邏輯值時根據該些振盪訊號輸出一偵測訊號，其中該偵測訊號用以反映該功能性電路的可靠度。
  2. 如請求項1之可靠度偵測裝置，其中當該模式訊號具有該第二邏輯值時，該些振盪器電路中之每一者用以根據該對應致能訊號操作為一自由運行振盪器電路，以產生該對應振盪訊號。
  3. 如請求項1之可靠度偵測裝置，其中當該模式訊號具有該第二邏輯值時，該些振盪器電路中之每一者不響應於該切換訊號產生該對應振盪訊號。
  4. 如請求項1之可靠度偵測裝置，其中該輸出電路更用以在該模式訊號具有該第一邏輯值時停止輸出該偵測訊號。
  5. 如請求項1之可靠度偵測裝置，其中該些振盪器電路中之每一者包含： 一第一邏輯閘電路，用以根據該模式訊號與該切換訊號產生一第一訊號； 一多工器電路，用以根據該模式訊號輸出該第一訊號或一第二訊號為一第三訊號； 一第二邏輯閘電路，用以根據該對應致能訊號與該第三訊號產生該對應振盪訊號；以及 複數個數位電路，用以輸出該第二訊號並接收該第三訊號，其中該些數位電路經由該多工器電路與該第二邏輯閘電路串聯耦接，以操作為一環形振盪器電路。
  6. 如請求項5之可靠度偵測裝置，其中當該對應致能訊號具有該第二邏輯值時，該環形振盪器電路基於該第二訊號產生該對應振盪訊號。
  7. 如請求項1之可靠度偵測裝置，其中該控制電路包含： 一編碼器電路，用以根據一選擇訊號產生複數個控制訊號；以及 複數個邏輯閘電路，用以根據該些控制訊號與該模式訊號產生該些致能訊號，其中當該模式訊號具有該第一邏輯值時，該些致能訊號皆具有該第二邏輯值。
  8. 如請求項7之可靠度偵測裝置，其中該些邏輯閘電路中每一者為具有一反相輸入端的一及閘電路，且該反相輸入端用以接收該模式訊號。
  9. 如請求項1之可靠度偵測裝置，其中該輸出電路包含： 一第一邏輯閘電路，用以根據該些振盪訊號產生一訊號；以及 一第二邏輯閘電路，用以在該模式訊號具有該第二邏輯值時根據該訊號輸出該偵測訊號，並在該模式訊號具有該第一邏輯值時停止輸出該偵測訊號。
  10. 一種可靠度偵測方法，包含： 根據一模式訊號產生複數個致能訊號； 在該模式訊號具有一第一邏輯值時根據一切換訊號產生複數個振盪訊號，其中該切換訊號相關於一功能性電路； 在該模式訊號具有一第二邏輯值時根據該些致能訊號中之一對應致能訊號產生該些振盪訊號中之一對應振盪訊號；以及 在該模式訊號具有該第二邏輯值時根據該些振盪訊號輸出一偵測訊號，其中該偵測訊號用以反映該功能性電路的可靠度。
TW110103644A 2021-02-01 2021-02-01 可靠度偵測裝置與可靠度偵測方法 TWI750021B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110103644A TWI750021B (zh) 2021-02-01 2021-02-01 可靠度偵測裝置與可靠度偵測方法
US17/542,518 US11451222B2 (en) 2021-02-01 2021-12-06 Reliability detection device and reliability detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110103644A TWI750021B (zh) 2021-02-01 2021-02-01 可靠度偵測裝置與可靠度偵測方法

Publications (2)

Publication Number Publication Date
TWI750021B true TWI750021B (zh) 2021-12-11
TW202232114A TW202232114A (zh) 2022-08-16

Family

ID=80681332

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110103644A TWI750021B (zh) 2021-02-01 2021-02-01 可靠度偵測裝置與可靠度偵測方法

Country Status (2)

Country Link
US (1) US11451222B2 (zh)
TW (1) TWI750021B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353243A (en) * 1989-05-31 1994-10-04 Synopsys Inc. Hardware modeling system and method of use
US20050285601A1 (en) * 2004-05-31 2005-12-29 Yamaha Hatsudoki Kabushiki Kaisha Physical quantity sensing device with bridge circuit and temperature compensating method
WO2014124023A1 (en) * 2013-02-11 2014-08-14 Qualcomm Incorporated Integrated circuit identification and dependability verification using ring oscillator based physical unclonable function and age detection circuitry
TW201525497A (zh) * 2013-12-27 2015-07-01 Chroma Ate Inc 誤差補償方法與應用此方法的自動測試設備
TW201541103A (zh) * 2014-04-18 2015-11-01 Global Unichip Corp 老化偵測電路及其方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI456224B (zh) * 2011-04-26 2014-10-11 Realtek Semiconductor Corp 元件特性量測電路與方法
KR20170012623A (ko) * 2015-07-21 2017-02-03 에스케이하이닉스 주식회사 전압 생성 회로 및 시스템
US9720033B2 (en) * 2015-09-29 2017-08-01 Apple Inc. On-chip parameter measurement
JP7255790B2 (ja) * 2018-06-15 2023-04-11 三菱重工業株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353243A (en) * 1989-05-31 1994-10-04 Synopsys Inc. Hardware modeling system and method of use
US5625580A (en) * 1989-05-31 1997-04-29 Synopsys, Inc. Hardware modeling system and method of use
US20050285601A1 (en) * 2004-05-31 2005-12-29 Yamaha Hatsudoki Kabushiki Kaisha Physical quantity sensing device with bridge circuit and temperature compensating method
WO2014124023A1 (en) * 2013-02-11 2014-08-14 Qualcomm Incorporated Integrated circuit identification and dependability verification using ring oscillator based physical unclonable function and age detection circuitry
TW201525497A (zh) * 2013-12-27 2015-07-01 Chroma Ate Inc 誤差補償方法與應用此方法的自動測試設備
TW201541103A (zh) * 2014-04-18 2015-11-01 Global Unichip Corp 老化偵測電路及其方法

Also Published As

Publication number Publication date
TW202232114A (zh) 2022-08-16
US11451222B2 (en) 2022-09-20
US20220247399A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
US7511552B2 (en) Method and apparatus of a level shifter circuit having a structure to reduce fall and rise path delay
US9714966B2 (en) Circuit aging sensor
US8624680B2 (en) Ring based impedance control of an output driver
US8063692B2 (en) Semiconductor integrated circuit
TWI531163B (zh) 電壓轉換器
US8552793B2 (en) Semiconductor device
TW201105035A (en) Multiple supply-voltage power-up/down detectors
KR0126849B1 (ko) 공진 소자와 외부 클락 신호에 대한 응답으로 발진 신호를 생성하는 발진기 회로
GB2402824A (en) Feedback slew rate stabilisation for a CMOS output driver subject to PVT variations
US5629643A (en) Feedback latch and method therefor
KR20040080342A (ko) 간단한 구성의 온도 검출 회로를 갖는 반도체 집적 회로
US9525401B2 (en) Low clocking power flip-flop
TWI750021B (zh) 可靠度偵測裝置與可靠度偵測方法
US8952740B2 (en) Pulsed latching apparatus and method for generating pulse signal of pulsed latch thereof
KR0145265B1 (ko) 2개의 클럭원을 선택적으로 이용할 수 있는 저 전력 소비 클럭 펄스 발생기
WO2009147770A1 (ja) クロック信号増幅回路
CN110113032B (zh) 晶体振荡控制电路及其控制方法
JP5291052B2 (ja) 電源検知回路
US11388014B2 (en) Transistor-based physically unclonable function
US20120112813A1 (en) Latch Circuits with Synchronous Data Loading and Self-Timed Asynchronous Data Capture
CN114859207A (zh) 可靠度检测装置与可靠度检测方法
JP2009038128A (ja) 半導体集積回路装置
TWI297431B (en) Power on reset signal generating circuit
JP3696194B2 (ja) 半導体集積回路
WO2018098773A1 (zh) 一种侦测时序错误的电路、触发器和锁存器