JP5343966B2 - クロック信号分周回路および方法 - Google Patents

クロック信号分周回路および方法 Download PDF

Info

Publication number
JP5343966B2
JP5343966B2 JP2010503826A JP2010503826A JP5343966B2 JP 5343966 B2 JP5343966 B2 JP 5343966B2 JP 2010503826 A JP2010503826 A JP 2010503826A JP 2010503826 A JP2010503826 A JP 2010503826A JP 5343966 B2 JP5343966 B2 JP 5343966B2
Authority
JP
Japan
Prior art keywords
clock signal
circuit
clock
signal
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010503826A
Other languages
English (en)
Other versions
JPWO2009116398A1 (ja
Inventor
充文 柴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010503826A priority Critical patent/JP5343966B2/ja
Publication of JPWO2009116398A1 publication Critical patent/JPWO2009116398A1/ja
Application granted granted Critical
Publication of JP5343966B2 publication Critical patent/JP5343966B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses

Description

本発明は、回路技術に関し、特にクロック信号を任意の有理数分周比で分周する分周回路技術に関する。
任意の周波数のクロック信号から、より低い周波数のクロック信号を分周して分周するクロック信号分周回路において、分周比、すなわち分周前のクロック信号の周波数と分周後のクロック信号の周波数の比が1/M (Mは整数)の分周回路(整数分周回路)は、カウンタを用いて容易に実現することができる。
一方、分周比がN/M(Nは正整数,MはNより大きい正整数)からなる有理数であっても分周が可能な分周回路が提案されている(例えば、特開2005‐45507号公報、特開2006‐148807号公報など参照)。これらの関連技術によれは、分周比の分子を設定する値Nを、入力クロック信号のサイクルごとに累積的に加算し、その加算結果が分周比の分母を設定する値Mより大きくなった場合には、その加算結果からMを引く、という動作を行い、その加算結果を参照して入力クロック信号のクロックパルスを適切にマスクする(間引く)ことにより有理数分周を実現している。
これら特開2005‐45507号公報や特開2006‐148807号公報に記載のクロック信号分周回路は、入力クロック信号のクロックパルスを選択的にマスクして分周することにより出力クロック信号を生成している。しかしながら、これらクロック信号分周回路では、この出力クロック信号を用いる対象回路とデータ通信を行う相手回路の通信タイミングが考慮されていない。
このため、対象回路が、入力クロック信号とは異なる周波数のクロック信号で動作する相手回路とデータ通信を行う場合、特別なクロック乗せ換え回路や、特別なタイミング設計が必要となる。その結果、通信性能が低下し、消費電力、回路規模、さらには設計コストが増大するという問題点があった。
図15および図16を参照して、上記関連技術によるクロック信号分周回路における問題の具体例を説明する。図15は、関連技術のクロック信号分周回路を用いた半導体集積回路例である。図16は、関連技術のクロック信号分周回路の動作を示すタイミングチャートである。
図15に示すように、クロック信号分周回路は、入力する分周比設定に基づいて、クロックSを有理数分周することでクロックBを生成する。回路A(相手回路)と回路B(対象回路)は、信号AoutおよびBoutを通じて互いに通信する。信号Aoutは、回路AがクロックAのタイミングで出力し、回路BがクロックBのタイミングで入力する信号である。信号Boutは、回路BがクロックBのタイミングで出力し、回路AがクロックAのタイミングで入力する信号である。
図16には、クロックSを分周比11/12〜4/12で分周して生成したクロックBが図示されている。クロックBは、入力するクロックSのクロックパルスを適切にマスクすることにより生成することができる。例えば、分周比が9/12のクロックBは、クロックSのタイミングT0〜T11にある12個のクロックパルスのうち、タイミングT3、T8、T11にある3個のクロックパルスをマスクすることで生成している。
ここで、クロックAの周波数はクロックSの1/3であるとする。すなわち、クロックAのクロックSに対する分周比は1/3(=4/12)である。このとき、クロックAとクロックBの位相関係は、クロックSの12サイクルで一巡する。この位相関係が一巡する12サイクルのタイミングを、T0〜T11で示している。
また、回路Aと回路Bは、クロックAのすべての立ち上がりのタイミングであるタイミングT0、T3、T6、T9、で通信するとする。すなわち、回路Aは、クロックAの立ち上がりのタイミングであり、通信のタイミングであるタイミングT0、T3、T6、T9で、信号Aoutを出力し、信号Boutを入力する。
ところが、上記関連技術のクロック信号分周回路は、異なる周波数のクロックとの通信を考慮していないため、この通信のタイミングにおいても、クロックSのクロックパルスをマスクしてクロックBを生成してしまう場合がある。図16 の場合、通信のタイミングのうち、T3、T6、T9において、クロックSのクロックパルスをマスクしてクロックBを生成している場合がある。
具体的には、タイミングT3において、分周比が9/12の場合(91)、6/12の場合(92)、5/12の場合(93)にクロックパルスをマスクしている。同様に、タイミングT6において、5/12の場合(94)にクロックパルスをマスクしている。同様に、タイミングT9において、分周比が7/12の場合(95)、6/12の場合(96)、5/12の場合(97)にクロックパルスをマスクしている。
上記の場合のように、通信のタイミングでクロックSのクロックパルスをマスクしてクロックBを生成した場合、クロックAで動作する回路Aが信号Aoutに出力した信号を、クロックBで動作する回路Bが期待したタイミングで入力できないことになる。同様に、クロックAで動作する回路Aが期待したタイミングで、クロックBで動作する回路Bが信号Boutに信号を出力できないことになる。
したがって、上記関連技術のクロック信号分周回路では、異なる周波数のクロックとの通信において、期待した正しい通信動作を実現するために、特別なクロック乗せ換え回路や、特別なタイミング設計が必要となる。その結果、通信性能が低下し、消費電力、回路規模、さらには設計コストが増大するという問題点が発生する。
本発明はこのような課題を解決するためのものであり、入力クロック信号とは異なる周波数のクロック信号で動作する相手回路との間でも、通信性能を低下させずにデータ通信を行える出力クロック信号を生成することが可能なクロック信号分周回路および方法を提供することを目的としている。
このような目的を達成するために、本発明にかかるクロック信号分周回路は、N/M(Nは正整数,MはNより大きい正整数)で規定された分周比に基づいて、入力クロック信号の連続するM個のクロックパルスのうち、M−N個分のクロックパルスをマスクすることにより、当該入力クロック信号をN/M分周した出力クロック信号を生成するクロック信号分周回路であって、入力されたマスク信号に応じて入力クロック信号のクロックパルスをマスクすることにより出力クロック信号を生成して出力するマスク回路と、出力クロック信号を用いる対象回路で行うデータ通信の通信タイミングを示す通信タイミング情報に基づいて、入力クロック信号の連続するM個のクロックパルスのタイミングのうち、当該通信タイミングを除く他のタイミングに対して、M−N個分のクロックパルスをマスクするマスクタイミングを割り当てたマスク信号を生成してマスク回路へ出力するマスク制御回路とを備えている。
また、本発明にかかるクロック信号分周方法は、N/M(Nは正整数,MはNより大きい正整数)で規定された分周比に基づいて、入力クロック信号をN/M分周した出力クロック信号を生成するクロック信号分周方法であって、出力クロック信号を用いる対象回路で行うデータ通信の通信タイミングを示す通信タイミング情報に基づいて、入力クロック信号の連続するM個のクロックパルスのタイミングのうち、当該通信タイミングを除く他のタイミングに対して、M−N個分のクロックパルスをマスクするマスクタイミングを割り当てたマスク信号を生成するマスク信号生成ステップと、マスク信号のマスクタイミングで入力クロック信号のクロックパルスをマスクし、マスクタイミング以外のマスクタイミングで入力クロック信号のクロックパルスをマスクしないことにより出力クロック信号を生成して出力するマスク制御ステップとを備えている。
本発明によれば、対象回路の通信タイミングでは、入力クロック信号のクロックパルスがマスクされずに出力クロック信号として出力される。このため、入力クロック信号とは異なるクロック信号で動作する相手回路との間でも、通信性能を低下させずにデータ通信を行える出力クロック信号を生成することが可能となる。
これにより、異なる周波数のクロック信号との通信のために、特別なタイミング設計や特別なクロック乗せ換え回路が不要となり、低電力、低面積かつ低設計コストで、クロック信号を有理数分周することが可能となる。
図1は、本発明の第1の実施形態にかかるクロック信号分周回路の構成を示すブロック図である。 図2は、本発明の第1の実施形態にかかるクロック信号分周回路の動作を示すタイミングチャートである。 図3は、本発明の第2の実施形態にかかるクロック信号分周回路の構成を示すブロック図である。 図4は、本発明の第2の実施形態にかかるクロック信号分周回路の動作を示すタイミングチャートである。 図5は、本発明の第2の実施形態にかかるクロック信号分周回路の他の動作を示すタイミングチャートである。 図6は、本発明の第2の実施形態にかかるクロック信号分周回路の他の動作を示すタイミングチャートである。 図7は、本発明の第3の実施形態にかかるクロック信号分周回路の動作を示すタイミングチャートである。 図8は、本発明の第4の実施形態にかかるクロック信号分周回路の構成を示すブロック図である。 図9は、本発明の第4の実施形態にかかるクロック信号分周回路の動作を示すタイミングチャートである。 図10は、本発明の第1の実施例にかかるクロック信号分周回路の適用例を示す説明図である。 図11は、本発明の第1の実施例にかかるクロック信号分周回路の動作を示すタイミングチャートである。 図12は、本発明の第1の実施例にかかるクロック信号分周回路の他の動作を示すタイミングチャートである。 図13は、本発明の第2の実施例にかかるクロック信号分周回路の適用例を示す説明図である。 図14は、本発明の第2の実施例にかかるクロック信号分周回路の動作を示すタイミングチャートである。 図15は、関連技術のクロック信号分周回路を用いた半導体集積回路例である。 図16は、関連技術のクロック信号分周回路の動作を示すタイミングチャートである。
次に、本発明の実施形態について図面を参照して説明する。
[第1の実施形態]
まず、図1を参照して、本発明の第1の実施形態にかかるクロック信号分周回路について説明する。図1は、本発明の第1の実施形態にかかるクロック信号分周回路の構成を示すブロック図である。
図1には、クロックAで動作する回路A(相手回路)と、クロックBで動作する回路B(対象回路)とを含む半導体集積回路例が示されており、回路Bに本実施形態にかかるクロック信号分周回路100が設けられている。
クロック信号分周回路100は、分周比設定情報40のN/M(Nは正整数,MはNより大きい正整数)で規定された分周比に基づいて、クロックS(入力クロック信号)の連続するM個のクロックパルスのうち、M−N個分のクロックパルスをマスクすることにより、クロックSをN/Mの分周比で有理数分周したクロックB(出力クロック信号)を生成する回路である。
このクロック信号分周回路100は、主な回路として、マスク回路10とマスク制御回路20とを含んでいる。
マスク回路10は、入力されたマスク信号50に応じてクロックSのクロックパルスをマスクすることによりクロックBを生成して出力する機能を有している。
マスク制御回路20は、クロックBを用いる回路Bで行う回路Aとのデータ通信の通信タイミングを示す通信タイミング情報30に基づいて、クロックSの連続するM個のクロックパルスのタイミングのうち、当該データ通信が行われる通信タイミングを除く他のタイミングに対して、M−N個分のクロックパルスをマスクするマスクタイミングを割り当てたマスク信号50をマスク回路10へ出力する機能を有している。
クロック信号分周回路100は、分周比設定に加えて、回路Bでの通信タイミングを示す通信タイミング情報30を入力とし、この通信タイミング情報30に基づいてクロックSを、N/M分周比で有理数分周することでクロックBを生成する。
回路Aと回路Bは、通信タイミング情報30に基づく通信のタイミングで、信号AoutおよびBoutを通じて互いに通信する。この例では、回路Aは、クロックAの立ち上がりタイミングでラッチ回路A1を駆動して信号Aoutを出力し、回路Bは、クロックBの立ち上がりタイミングでラッチ回路B1を駆動して信号Aoutを入力する。また、回路Bは、クロックBの立ち上がりタイミングでラッチ回路B2を駆動して信号Boutを出力し、回路Aは、立ち上がりクロックAのタイミングでラッチ回路A2を駆動して信号Boutを入力する。
なお、クロックS、クロックA、通信タイミング情報30、および分周比設定情報40については、上位回路(図示せず)から供給されるものとする。
[第1の実施形態の動作]
次に、図2を参照して、本発明の第1の実施形態にかかるクロック信号分周回路の動作について説明する。図2は、本発明の第1の実施形態にかかるクロック信号分周回路の動作を示すタイミングチャートである。ここでは、分周比分母M=12、分周比分子N=11〜4とし、クロックSを分周比11/12〜4/12で分周してクロックBを生成する場合を例として説明する。
クロック信号分周回路100には、クロックS、位相信号31、およびクロックSに対する分周比N/Mを示す分周比設定情報40が入力されている。
クロックSは、所定周波数の連続したクロックパルスからなる信号である。位相信号31は、回路Bでの通信タイミングの位相を示す通信タイミング情報30の一例であり、図2のように、回路Bでデータ通信が行われる通信タイミングにおいて「1」を示し、それ以外の期間において「0」を示す信号を用いてもよい。分周比設定情報40は、分周比分母Mおよび分周比分子Nの値を示す数ビット分の並列データからなり、分周比が変更されない限りこの分周比設定情報40の値は変化しない。
クロック信号分周回路100のマスク制御回路20は、回路Bの通信タイミング情報30および分周比設定情報40に基づいて、回路Bでデータ通信が行われる通信タイミングを除く他のタイミングにおいて、M−N個分のクロックパルスをマスクするマスクタイミングを割り当てたマスク信号50をマスク回路10へ出力する。
この際、前述のように、回路AにおいてクロックAの立ち上がりタイミングでデータ通信が行われる場合、このタイミングを含むその前後のタイミングで位相信号31が「1」を示し、このタイミングが回路Aの通信タイミングとなる。したがって、マスク制御回路20は、これら通信タイミング以外のタイミング、すなわち位相信号31が「0」を示すタイミングに対して、クロックSのクロックパルスをマスクするマスクタイミングが割り当てられる。
図2では、クロックAの周波数がクロックSの1/3、すなわちクロックAのクロックSに対する分周比が1/3(=4/12)で、クロックAがクロックSに同期している場合が示されている。この際、クロックAとクロックBの位相関係は、クロックSの12サイクルで一巡する。図2では、この位相関係が一巡する12サイクルのタイミングがT0〜T11で示されている。したがって、回路A,回路Bは、クロックAの立ち上がりタイミングに相当するタイミングT0,T3,T6,T9でデータ通信を行うことになり、位相信号31は、これらタイミングT0,T3,T6,T9を含むその前後のタイミングで「1」に変化する。
したがって、マスク制御回路20は、この位相信号31が「0」を示す期間におけるクロックSのクロックパルスの立ち上がりタイミング、すなわちタイミングT1,T2,T4,T5,T7,T8,T10,T11のいずれかに対して、M−N個分のクロックパルスをマスクするマスクタイミングを割り当てたマスク信号50を生成する。
例えば、クロックSのタイミングT0〜T11にある12個のクロックパルスのうち、T0,T3,T6,T9以外のタイミング、例えばタイミングT2に対してマスクタイミングを割り当てれば、分周比11/12のクロックBを生成できる。さらに、T8に対してマスクタイミングを追加割り当てすれば、分周比10/12のクロックBを生成でき、さらにT5に対して追加割り当てすれば、分周比の9/12のクロックBを生成でき、さらにT11に対して追加割り当てすれば、分周比の8/12のクロックBを生成できる。
また、T0,T3,T6,T9以外のタイミングのうち、T1,T2,T5,T8,T11に対してマスクタイミングを割り当てれば、分周比7/12のクロックBを生成できる。さらに、T7に対して追加割り当てすれば、分周比6/12のクロックBを生成でき、さらにT4に対して追加割り当てすれば、分周比の5/12のクロックBを生成でき、さらにT10に対して追加割り当てすれば、分周比の4/12のクロックBを生成できる。
[第1の実施形態の効果]
このように、本実施形態では、マスク制御回路20により、クロックBを用いる回路B(対象回路)で行うデータ通信の通信タイミングを示す通信タイミング情報30に基づいて、回路A(相手回路)でデータ通信が行われる通信タイミングを除く他のタイミングに対して、M−N個分のクロックパルスをマスクするマスクタイミングを割り当てたマスク信号50を生成してマスク回路10へ出力している。
これにより、回路Bでデータ通信が行われる通信タイミングを除く他のタイミングにおいて、クロックSからM−N個分のクロックパルスがマスクされてクロックBが生成される。
このため、回路Bでの通信タイミングでは、クロックSのクロックパルスがマスクされなくなり、回路Bでの通信タイミングには必ずクロックBにクロックパルスが出力される。これに応じて、回路Bは、回路Aが信号Aoutに出力した信号を、期待したタイミングで受け取ることができる。同様に、回路Bは、回路Aが期待したタイミングで、信号Boutに信号を出力することができる。
したがって、本実施形態にかかるクロック信号分周回路によれば、異なる周波数のクロック信号(クロックA)で動作する相手回路(回路A)との間でも、通信性能を低下させずにデータ通信を行える出力クロック信号(クロックB)を生成することが可能となる。
これにより、異なる周波数のクロック信号との通信のために、特別なタイミング設計や特別なクロック乗せ換え回路が不要となり、低電力、低面積かつ低設計コストで、クロック信号を有理数分周することが可能となる。
また、本実施形態では、マスク制御回路20において、分周比設定情報40に応じて、相手回路でデータ通信が行われる通信タイミングを除く他のタイミングに対して、M−N個分のクロックパルスをマスクするマスクタイミングを割り当てるようにしたので、例えば分周比N/Mが11/12〜4/12のうちのいずれかに変更される場合でも、回路Bの通信タイミングT0,T3、T6,T9以外のタイミングでクロックSをマスクすることができる。したがって、分周比を変更する場合でも、回路AのクロックAや通信タイミングを変更する必要がなくなり、極めて柔軟に対応することが可能となる。
また、本実施形態では、通信タイミング情報30として、対象回路(回路B)の通信タイミングを示す位相信号31を用いる場合を例として説明したが、相手回路(回路A)の通信タイミングを示す位相信号を用いてもよい。これにより、対象回路の通信タイミングに比較して相手回路の通信タイミングが少ない場合でも、回路Aの通信タイミングに合わせたクロックBを自動的に生成することができる。したがって、通信可能なタイミングが同一ではない相手回路であっても、対象回路の通信タイミングを相手回路に合わせることが可能となる。
[第2の実施形態]
次に、図3を参照して、本発明の第2の実施形態にかかるクロック信号分周回路について説明する。図3は、本発明の第2の実施形態にかかるクロック信号分周回路の構成を示すブロック図である。
本実施形態では、第1の実施形態にかかるクロック信号分周回路100のマスク回路10およびマスク制御回路20の具体例について説明する。
図3において、マスク回路10は、入力するマスク信号50を参照して、クロックSのパルスをマスクするか、あるいはマスクせずにそのままクロックBに出力するか、のいずれかを選択する機能を有している。
本実施形態において、このマスク回路10は、ラッチ回路11とゲート回路12とから構成されている。
ラッチ回路11は、クロックSの立ち下りのタイミングでマスク信号50をラッチすることで、ゲート回路12に入力されるマスク信号50の遷移を、クロックSの値が「0」であるタイミングに限定する機能を有している。
ゲート回路12は、ラッチ回路11でラッチされたマスク信号50に基づいてクロックSをマスクする機能を有する。マスク信号50の値が「0」の場合、クロックSをマスクする。マスク信号50の値が「1」の場合、クロックSをマスクしない。
ラッチ回路11を設けることで、クロックBにグリッチが発生することを抑制できる。タイミング設計が容易になるという効果があるが、タイミング設計を厳密に行うことでグリッチの発生を回避する場合には、ラッチ回路11を省略してもよい。また、図3では、クロックSをマスクするゲート回路12としてAND回路が用いられているが、これに限るものではない。OR回路を用いてもよいし、その他、同等の機能を有する回路を用いてもよい。
マスク制御回路20は、通信タイミング情報30および分周比設定情報40に基づいて、クロックSのクロックパルスをカウントすることにより、クロックSに対する回路Bでの通信タイミングの相対的な位相を示すカウント値を生成し、このカウント値に基づいてマスクタイミングを割り当てたマスク信号50を生成して出力する機能を有している。
本実施形態において、このマスク制御回路20は、カウンタ21とテーブル回路22とから構成されている。また、通信タイミング情報30は、回路Aでの通信動作に用いるクロックAの周波数を示す周波数信号32と回路Aでの通信タイミングの位相を示す位相信号31とから構成されている。なお、周波数信号32は、クロックAを特定する値を示す数ビット分の並列データからなり、クロックAが変更されない限りこの周波数信号32の値は変化しない。また、分周比設定情報40は、複数ビットの並列ビットデータからなる、分周比分母Mと分周比分子Nとから構成されている。
カウンタ21は、クロックSのクロックパルスをカウントするとともに、当該カウント値23が分周比分母Mに達した時点で、位相信号31の示す通信タイミングに合わせてカウント値をリセットすることにより、クロックSに対する回路Aの通信タイミングの相対的な位相を示すカウント値23を出力する機能を有している。これにより、カウンタ21から、クロックAとクロックBの位相関係が一巡するサイクル数がカウント値23として出力される。
テーブル回路22は、カウント値23、通信タイミング情報30である周波数信号32、および分周比設定情報40である分周比分母M(41)と分周比分子N(42)の組合せ24ごとに、マスクの要否を示すテーブルデータ25を予めテーブル形式で保持する機能と、入力されたこれら値の組合せに応じたテーブルデータをマスク信号50として出力する機能とを有している。これにより、テーブル回路22から、分周比分母M、分周比分子N、周波数信号32、カウント値23に応じて、マスク回路10でクロックSのクロックパルスをマスクするか否かを制御するマスク信号50が、クロックSのクロックパルスごとに出力される。
[第2の実施形態の動作]
次に、図4を参照して、本発明の第2の実施形態にかかるクロック信号分周回路の動作について説明する。図4は、本発明の第2の実施形態にかかるクロック信号分周回路の動作を示すタイミングチャートである。
ここでは、クロックSから分周比9/12のクロックBを生成する場合について説明する。なお、回路Aと回路Bは、クロックAのすべての立ち上がりのタイミングでデータ通信を行うものとし、クロックAがクロックSに同期しており、その分周比が1/3であるものとする。
位相信号31は、クロックAの立ち上がりのタイミングで「1」となり、それ以外で「0」となる信号であり、クロックAの位相、すなわち回路Aと回路Bとの間の通信タイミングを示している。
カウンタ21は、位相信号31が「1」となるいずれかのタイミングでカウント値をリセットし、その後、クロックAとクロックBの位相関係が一巡する12サイクル分を繰り返してクロックSのクロックパルスをカウントする。これにより、クロックAとクロックBの相対的な位相関係を示すカウント値23がカウンタ21から出力される。
図4では、カウント値23が「0」〜「11」の値をとるタイミングとタイミングT0〜T11とが対応している。すなわち、カウント値23は、タイミングT0で「0」、タイミングT1で「1」、タイミングT11で「11」となり、再びタイミングT0で「0」になる。
テーブル回路22のテーブルデータ25は、カウント値23、周波数信号32、分周比分母M(41)、および分周比分子N(42)の組合せ24ごとに、クロックSの次のサイクルのパルスをマスクする場合は「0」、マスクしない場合は「1」が予め設定されている。したがって、各時刻に入力された、カウント値23、周波数信号32、分周比分母M(41)、および分周比分子N(42)の組合せ24に応じたテーブルデータ25の値が、マスク信号50として出力される。
図4の場合、テーブル回路22には、クロック信号Sの連続するM個のクロックパルスのタイミングT0〜T11に対応する組合せ24のうち、回路Aと回路Bとの間で行うデータ通信の通信タイミング除く他のタイミングT2、T5、T8に対応する組合せ24に対してマスクタイミングを割り当てたテーブルデータ25が予め設定されている。また、これら以外のタイミングT0,T1,T3,T4,T6,T7,T9,T10,T11に対応する組合せ24については、非マスクタイミングが割り当てられている。
これにより、例えばカウント値23が「2」、「5」、「8」の場合は、テーブルデータ25として非マスクタイミングを示す「0」、それ以外の場合は、テーブルデータ25としてマスクタイミングを示す「1」が、テーブル回路22からマスク信号50として出力される。
マスク回路10は、このマスク信号50を参照して、タイミングT2、T5、T8において、クロックSのパルスをマスクし、それ以外のタイミングではパルスをマスクしないで、クロックBに出力する。
したがって、連続するM個のクロックパルスのタイミングT0〜T11のうち、タイミングT0、T3、T6、T9では、常にクロックSのクロックパルスがマスクされずクロックBとして出力され、通信タイミングではないそれ以外のタイミング、ここではタイミングT2、T5、T8にあるクロックパルスがマスクされてクロックBとして出力されない。
図4では、クロックBの分周比が9/12、クロックAの周波数がクロックSの1/3であり、クロックAのすべての立ち上がりのタイミングで通信を行う場合の生成例を示したが、その他の場合であっても同様である。通信タイミング情報30、分周比設定情報40、およびクロックAとクロックBの相対的な位相関係の組合せごとに、テーブルデータ25の値を適切に設定することで、通信タイミングにあるクロックパルスは常にマスクをせずに、それ以外の通信のタイミングにないクロックパルスをマスクすることによる任意の有理数分周を実現することができる。
また、図4では、マスク制御回路20に入力される、分周比分母M、分周比分子N、周波数信号32、位相信号31、などの値は一定であったが、テーブル回路22がそれらの値に対応するテーブルデータ25を保持する範囲内であれば、適宜動作中に変更することもできる。
また、クロックSのクロックパルスをマスクするタイミングは、通信のタイミング以外であれば、いずれのタイミングであってもよい。図5および図6は、本発明の第2の実施形態にかかるクロック信号分周回路の他の動作を示すタイミングチャートである。
例えば図5は、図2と同じ条件である、クロックAの周波数がクロックSの1/3であり、クロックAのすべての立ち上がりのタイミングで通信を行う場合における、クロックSを分周比11/12〜4/12で分周して生成したクロックBの別の生成例である。通信のタイミングではないタイミングT1、T2、T4、T5、T7、T8、T10、T11にあるパルスのうち、図2の生成例とは別のタイミングのパルスをマスクしている。
一方、図6は、クロックAの周波数がクロックSの1/4であり、クロックAのすべての立ち上がりのタイミングで通信を行う場合における、クロックSを分周比11/12〜3/12で分周して生成したクロックBの生成例である。図5の生成例と図6の生成例では、クロックAの周波数が異なり、その結果通信のタイミングも異なるが、分周比が11/12〜6/12の場合のクロックBを、同じタイミングのパルスをマスクすることで生成していることを特徴としている。したがって、クロックAの周波数がクロックSの1/3の場合と1/4の場合とで、分周比が11/12〜6/12のクロックBを生成するためのテーブルデータ25を共有できるため、テーブル回路22のハードウェア量を小さくできるという効果がある。
[第2の実施形態の効果]
このように、本実施形態では、マスク制御回路において、入力クロック信号のクロックパルスをカウンタでカウントするとともに、当該カウント値が分周比分母Mに達した時点でカウント値をリセットすることにより、入力クロック信号に対する通信タイミングの相対的な位相を示すカウント値を生成し、このカウント値に基づいてマスクタイミングを割り当てたマスク信号を生成するようにしたので、カウンタという極めて簡単な回路構成で、入力クロック信号に対する通信タイミングの相対的な位相を導出でき、通信タイミング以外のタイミングからマスクタイミングを正確に割り当てることが可能となる。
また、本実施形態では、マスク制御回路において、少なくとも通信タイミング情報、分周比設定、およびカウント値の組合せごとにマスクの要否を示すテーブルデータを予めテーブル回路で保持し、入力されたこれら組合せに応じてテーブル回路から出力されたテーブルデータをマスク信号として出力するようにしたので、テーブル回路という極めて簡単な回路構成で、通信タイミング以外のタイミングから、入力クロック信号に対する通信タイミングの相対的な位相に応じた所望のマスクタイミングを正確に割り当てることが可能となる。
また、本実施形態では、マスク制御回路20が入力するクロックBの分周比設定は、分周比の分母の値を示す分周比分母Mと、分周比の分子の値を示す分周比分子Nから構成されるとしたが、クロックBの分周比を設定できるものであれば、別の形式であってもよい。同様に、マスク制御回路20が入力する通信タイミング情報は、通信対象のクロックであるクロックAの周波数を示す周波数信号32と、クロックAの位相を示す位相信号31から構成されるとしたが、通信タイミングを指定できるものであれば、別の形式であってもよい。また、分周比の設定や、通信タイミングの指定に不要の信号は適宜省略してもよい。例えば、クロックAの周波数がある特定の周波数のみである場合には、テーブルデータ25をクロックAの周波数ごとに備える必要がないので、周波数信号32を省略することができる。
また、本実施形態によるクロック信号分周回路100は、ディジタル論理回路のみで構成され、クロックSをマスクするか否かのいずれかを選択して、有理数分周を実現するので、消費電力やレイアウト面積が小さいという特徴がある。また、アナログ回路や専用設計を必要とする回路を使用しないので、設計・検証コストが小さいという特徴がある。
[第3の実施形態]
次に、図7を参照して、本発明の第3の実施形態にかかるクロック信号分周回路について説明する。図7は、本発明の第3の実施形態にかかるクロック信号分周回路の動作を示すタイミングチャートである。
第1の実施形態では、回路Aと回路BはクロックAのすべての立ち上がりのタイミングで通信を行うとしたが、その限りではなく、一部のタイミングで通信を行ってもよい。本実施形態では、通信対象のクロックの立ち上がりのタイミングのうち、一部のタイミングで通信を行う場合について説明する。なお、本実施形態にかかるクロック信号分周回路の構成は、入力する信号が異なるものの、その他の構成については第1の実施形態と同様であり、ここでの詳細な説明は省略する。
図7の例では、クロックAの周波数はクロックSと同じ周波数であるとし、回路Aと回路Bは、クロックAの立ち上がりのタイミングのうち、タイミングT0、T4、T8で通信するとする。
この分周例においても、クロック信号分周回路100は、回路Aと回路Bの通信タイミングを示す通信タイミング情報30を入力し、それに基づいて、通信タイミングにあるクロックパルスは常にマスクをせずに、それ以外の通信のタイミングにないクロックパルスをマスクすることで、有理数分周を実現する。具体的には、通信タイミングであるタイミングT0、T4、T8では、常にクロックパルスをマスクせず、それ以外の通信タイミングではないタイミングT1、T2、T3,T5、T6、T7、T9、T10、T11のいずれかにあるクロックパルスをマスクすることで、クロックBを生成する。
[第3の実施形態の効果]
このように、本実施形態によれば、クロック信号分周回路が生成するクロックBは、回路Aと回路Bの通信タイミングでは必ずクロックパルスが存在するので、異なる周波数のクロックとの通信において、期待した正しい通信動作を実現するために、特別なクロック乗せ換え回路や、特別なタイミング設計が不要となる。その結果、異なる周波数のクロックとの通信においても通信性能が低下せず、効率的な通信を行うことができる。さらに、分周比を変更する場合でも、それに応じて異なる周波数のクロックとの通信のタイミングを変更する必要がない。例えば、図7のクロック分周例では、クロックBの分周比を11/12〜3/12のいずれに変更する場合でも、通信タイミングT0,T4、T8を変更する必要がなく、柔軟に対応できる。
[第4の実施形態]
次に、図8を参照して、本発明の第4の実施形態にかかるクロック信号分周回路について説明する。図8は、本発明の第4の実施形態にかかるクロック信号分周回路の構成を示すブロック図であり、図3と同じまたは同等部分には同一符号を付してある。
本実施形態では、第3の実施形態にかかるクロック信号分周回路100のマスク制御回路20の具体例について説明する。本実施形態にかかるクロック信号分周回路100は、第2の実施形態と比較して、マスク制御回路20のテーブル回路22の構成が異なる。その他の構成については、図3と同様であり、ここでの詳細な説明は省略する。
テーブル回路22は、カウント値23、通信タイミング情報30である通信タイミング選択信号33、および分周比設定情報40である分周比分母M(41)と分周比分子N(42)の組合せ24ごとに、マスクの要否を示すテーブルデータ25を予めテーブル形式で保持する機能と、入力されたこれら値の組合せに応じたテーブルデータ25をマスク信号50として出力する機能とを有している。これにより、テーブル回路22から、分周比分母M、分周比分子N、通信タイミング選択信号33、カウント値23に応じて、マスク回路10でクロックSのクロックパルスをマスクするか否かを制御するマスク信号50が、クロックSのクロックパルスごとに出力される。
本実施形態では、通信タイミング情報30として、周波数信号32に替えて通信タイミング選択信号33を用いる点が、第2の実施形態と異なる。通信タイミング選択信号33は、回路Aでの通信動作に用いるクロックAと回路BのクロックBとの位相関係が一巡する期間の各タイミングから、回路Aでの通信タイミングを選択するための信号であり、複数ビットの並列ビットデータからなる。
[第4の実施形態の動作]
次に、図9を参照して、本発明の第4の実施形態にかかるクロック信号分周回路の動作について説明する。図9は、本発明の第4の実施形態にかかるクロック信号分周回路の動作を示すタイミングチャートである。
ここでは、クロックSから分周比9/12のクロックBを生成する場合について説明する。なお、回路Aと回路BはタイミングT0、T3、T6、T9で通信を行うものとし、クロックAがクロックSに同期しており、その分周比が7/12であるものとする。
位相信号31は、クロックAとクロックBの位相関係が一巡する間の、任意の1サイクルで「1」となり、それ以外で「0」となる信号である。図9の場合、位相関係が一巡する12サイクルのうちの1つのサイクルでのみ「1」になる点が、図4と異なる。
テーブル回路22は、各時刻における、カウント値23、通信タイミング選択信号33、分周比分母M(41)、および分周比分子N(42)の組合せ24に応じたテーブルデータ25の値をマスク信号50として出力する。
これにより、例えばカウント値23が「2」、「5」、「8」の場合は「0」、それ以外の場合は「1」が、テーブル回路22からマスク信号50として出力される。
マスク回路10は、このマスク信号50を参照して、タイミングT2、T5、T8において、クロックSのパルスをマスクし、それ以外のタイミングではパルスをマスクしないで、クロックBに出力する。
このように、テーブルデータ25の値を適切に設定することで、回路Aと回路Bの通信のタイミングであるタイミングT0、T3、T6、T9では常にクロックパルスをマスクせず、それ以外の通信のタイミングではないタイミング、ここではT2、T5、T8にあるクロックパルスをマスクすることで、クロックSから分周比が9/12のクロックBが生成されている。
図9の例では、通信タイミング選択信号33により、クロックAとクロックBの位相関係が一巡する間において、タイミングT0、T3、T6、T9を通信タイミングとして選択されているが、通信タイミング選択信号33を適宜変更することにより、別のタイミングで通信することを選択することもできる。この場合でも、通信タイミング選択信号33で選択する通信タイミングごとに、テーブルデータ25の値を適切に設定することで、通信のタイミングにあるクロックパルスは常にマスクをせずに、それ以外の通信のタイミングにないクロックパルスをマスクすることによる任意の有理数分周を実現することができる。
[第1の実施例]
次に、図10を参照して、本発明の各実施形態にかかるクロック信号分周回路の第1の実施例について説明する。図10は、本発明の第1の実施例にかかるクロック信号分周回路の適用例を示す説明図である。
本発明の各実施形態では、回路Aが一定間隔のクロックAに基づきデータ通信動作を行う場合を例として説明したが、有理数分周したクロックAに基づきデータ通信動作を行う場合にも、前述と同様にして適用できる。
図10には、クロックAで動作する回路Aと、クロックBで動作する回路Bを含んだ半導体集積回路の例が示されている。このうち、回路Aにはクロック信号分周回路100と同様のクロック信号分周回路100Aが設けられ、回路Bにはクロック信号分周回路100と同様のクロック信号分周回路100Bが設けられている。
クロック信号分周回路100Bには、クロックBの分周比を設定する分周比設定情報B(40B)に加えて、クロックAとクロックB間の通信のタイミングを示す通信タイミング情報30が入力されている。クロック信号分周回路100Bは、これら分周比設定情報B(40B)と通信タイミング情報30とに基づいてクロックSを有理数分周することでクロックBを生成する。
一方、クロック信号分周回路100Aには、クロックAの分周比を設定する分周比設定情報A(40A)に加えて通信タイミング情報30が入力されている。クロック信号分周回路100Aは、これら分周比設定情報A(40A)と通信タイミング情報30とに基づいてクロックSを有理数分周することでクロックAを生成する。
回路Aと回路Bは、通信タイミング情報30に基づく通信のタイミングで、信号AoutおよびBoutを通じて互いに通信する。この例では、回路Aは、クロックAの立ち上がりタイミングでラッチ回路A1を駆動して信号Aoutを出力し、回路Bは、クロックBの立ち上がりタイミングでラッチ回路B1を駆動して信号Aoutを入力する。また、回路Bは、クロックBの立ち上がりタイミングでラッチ回路B2を駆動して信号Boutを出力し、回路Aは、立ち上がりクロックAのタイミングでラッチ回路A2を駆動して信号Boutを入力する。
まず、図11を参照して、第1の実施形態を例として本実施例について説明する。
図11は、本発明の第1の実施例にかかるクロック信号分周回路の動作を示すタイミングチャートである。ここでは、クロックSを分周比11/12〜7/12で分周してクロックBを生成し、クロックSを分周比7/12で分周してクロックAを生成する場合を例として説明する。
クロックAおよびクロックBのクロックSに対する分周比分母Mはともに12であるので、クロックAとクロックBの位相関係は、クロックSの12サイクルで一巡する。この位相関係が一巡する12サイクルのタイミングを、T0〜T11で示している。回路Aと回路Bは、分周比が7/12のときのクロックAのすべての立ち上がりのタイミングであるタイミングT0、T3、T4,T6、T7、T9、T10で通信するとする。
クロック信号分周回路100Aおよびクロック信号分周回路100Bは、上記通信タイミングを示す通信タイミング情報30をマスク制御回路20に入力し、マスク制御回路20において、両者間の通信タイミングにあるクロックパルスは常にマスクをせずに、それ以外の通信のタイミングにないクロックパルスをマスクする。
図11の例では、通信のタイミングであるタイミングT0、T3、T4,T6、T7、T9、T10を含むその前後の通信タイミングにおいて、通信タイミング情報30の一例である位相信号31が「1」を示している。
マスク制御回路20は、これら通信タイミング以外のタイミング、すなわち位相信号31が「0」を示すタイミングのいずれかに対して、クロックSのクロックパルスをマスクするマスクタイミングを割り当てたマスク信号50を生成する。
したがって、位相信号31が「0」を示す期間におけるクロックSのクロックパルスの立ち上がりタイミング、すなわちタイミングT1,T2,T5,T8,T11のいずれかに対して、M−N個分のクロックパルスをマスクするマスクタイミングが割り当てられる。
例えば、クロックSのタイミングT0〜T11にある12個のクロックパルスのうち、T0、T3、T4,T6、T7、T9、T10以外のタイミングのうち、例えばT2にマスクタイミングを割り当てた場合、分周比11/12のクロックBを生成でき、さらにT8を追加割り当てすれば、分周比10/12のクロックBを生成できる。
また、T0、T3、T4,T6、T7、T9、T10以外のタイミングのうち、T2,T5,T8にマスクタイミングを割り当てた場合、分周比9/12のクロックBを生成でき、さらにT11に対して追加割り当てすれば、分周比8/12のクロックBを生成でき、さらにT4に対して追加割り当てすれば、分周比の7/12のクロックBを生成できる。
次に、図12を参照して、第3の実施形態を例として本実施例について説明する。図12は、本発明の第1の実施例にかかるクロック信号分周回路の他の動作を示すタイミングチャートである。
ここでは、クロックSを分周比11/12〜7/12で分周して生成したクロックBと、クロックSを分周比7/12で分周して生成したクロックAとを図示している。回路Aと回路Bは、タイミングT0、T3、T6、T9で通信するとする。
この例においても、クロック信号分周回路100Aおよびクロック信号分周回路100Bは、回路Aと回路Bの通信タイミングを示す通信タイミング情報30を入力し、それに基づいて、通信タイミングにあるクロックパルスは常にマスクをせずに、それ以外の通信タイミングにないクロックパルスをマスクすることで、有理数分周を実現する。具体的には、通信タイミングであるタイミングT0、T3、T6、T9では、常にクロックパルスをマスクせず、それ以外の通信タイミングではないタイミングT1、T2、T4,T5、T7、T8、T10、T11のいずれかにあるクロックパルスをマスクすることで、クロックAおよびクロックBを生成できる。
このように、本実施例は、回路Aが一定間隔のクロックAに基づきデータ通信動作を行う場合だけでなく、有理数分周したクロックAに基づきデータ通信動作を行う場合にも、前述と同様にして適用でき、前述と同様の作用効果が得られる。
また、本実施例では、第1および第3の実施形態にかかるクロック信号分周回路の適用例について説明したが、第2および第4の実施形態にかかるクロック信号分周回路についても、本実施例を適用することも可能であり、前述と同様の作用効果がえられる。
[第2の実施例]
次に、図13を参照して、本発明の各実施形態にかかるクロック信号分周回路の第2の実施例について説明する。図13は、本発明の第2の実施例にかかるクロック信号分周回路の適用例を示す説明図である。
第1の実施例では、クロックAで動作する回路Aと、クロックBで動作する回路Bの2つの回路が互いに通信する場合について説明した。本実施例では、クロックおよび回路が3つ以上の場合について説明する。
図13には、クロックAで動作する回路A、クロックBで動作する回路B、クロックCで動作する回路Cの3つの回路を含んだ半導体集積回路の例が示されている。このうち、回路Aにはクロック信号分周回路100と同様のクロック信号分周回路100Aが設けられ、回路Bにはクロック信号分周回路100と同様のクロック信号分周回路100Bが設けられ、回路Cにはクロック信号分周回路100と同様のクロック信号分周回路100Cが設けられている。
クロック信号分周回路100Aは、クロックAの分周比を設定する分周比設定Aに加えて、クロックA、クロックB、クロックC間の通信のタイミングを示す通信タイミング情報を入力し、それらに基づいてクロックSを有理数分周することでクロックAを生成する。同様にクロック信号分周回路100Bは、クロックBの分周比を設定する分周比設定Bに加えて、上記通信のタイミングを示す通信タイミング情報を入力し、それらに基づいてクロックSを有理数分周することでクロックBを生成する。同様にクロック信号分周回路100Cは、クロックCの分周比を設定する分周比設定Cに加えて、上記通信タイミングを示す通信タイミング情報を入力し、それらに基づいてクロックSを有理数分周することでクロックCを生成する。
回路A、回路B、回路Cは、通信タイミング情報30に基づく通信のタイミングで、相互に通信する。このうち、回路Aと回路Bは、信号Aout0およびBout0を通じて互いに通信する。この際、回路Aは、クロックAの立ち上がりタイミングでラッチ回路A10を駆動して信号Aout0を出力し、回路Bは、クロックBの立ち上がりタイミングでラッチ回路B10を駆動して信号Aout0を入力する。また、回路Bは、クロックBの立ち上がりタイミングでラッチ回路B20を駆動して信号Bout0を出力し、回路Aは、立ち上がりクロックAのタイミングでラッチ回路A20を駆動して信号Bout0を入力する。
また、回路Aと回路Cは、信号Aout1およびCout0を通じて互いに通信する。この際、回路Aは、クロックAの立ち上がりタイミングでラッチ回路A11を駆動して信号Aout1を出力し、回路Cは、クロックCの立ち上がりタイミングでラッチ回路C10を駆動して信号Aout1を入力する。また、回路Cは、クロックCの立ち上がりタイミングでラッチ回路C20を駆動して信号Cout0を出力し、回路Aは、立ち上がりクロックAのタイミングでラッチ回路A21を駆動して信号Cout0を入力する。
また、回路Bと回路Cは、信号Bout1およびCout1を通じて互いに通信する。この際、回路Bは、クロックBの立ち上がりタイミングでラッチ回路B11を駆動して信号Bout1を出力し、回路Cは、クロックCの立ち上がりタイミングでラッチ回路C11を駆動して信号Bout1を入力する。また、回路Cは、クロックCの立ち上がりタイミングでラッチ回路C21を駆動して信号Cout1を出力し、回路Bは、立ち上がりクロックBのタイミングでラッチ回路B21を駆動して信号Cout1を入力する。
図14は、本発明の第2の実施例にかかるクロック信号分周回路の動作を示すタイミングチャートである。この例では、クロックSを分周比11/12〜4/12で分周して生成したクロックA、クロックB、クロックCを示している。回路A、回路B、回路Cは、タイミングT0、T3、T6、T9で通信するものとする。
この例においても、本発明によるクロック信号分周回路100A、クロック信号分周回路100B、クロック信号分周回路100は、上記通信のタイミングを示す通信タイミング情報を入力し、それに基づいて、通信のタイミングにあるクロックパルスは常にマスクをせずに、それ以外の通信のタイミングにないクロックパルスをマスクすることで、有理数分周を実現する。具体的には、通信のタイミングであるタイミングT0、T3、T6、T9では、常にクロックパルスをマスクせず、それ以外の通信のタイミングではないタイミングT1、T2、T4,T5、T7、T8、T10、T11のいずれかにあるクロックパルスをマスクすることで、クロックA、クロックB、クロックCを生成する。
このように、本実施例においても、クロック信号分周回路が生成するクロックは、通信のタイミングでは必ずクロックパルスが存在するので、異なる周波数のクロックとの通信において、期待した正しい通信動作を実現するために、特別なクロック乗せ換え回路や、特別なタイミング設計が不要である。その結果、異なる周波数のクロックとの通信においても、通信性能が低下せず、効率的な通信を行うことができる。さらに、分周比を変更する場合でも、それに応じて異なる周波数のクロックとの通信のタイミングを変更する必要がない。例えば、図14のクロック分周例では、クロックA、クロックB、クロックCの分周比を11/12〜4/12のいずれに変更する場合でも、通信タイミングT0,T3、T6,T9を変更する必要がなく、柔軟に対応できる。
また、本実施例では、第1の実施形態にかかるクロック信号分周回路の適用例について説明したが、第2〜第4の実施形態にかかるクロック信号分周回路についても、本実施例を適用することも可能であり、前述と同様の作用効果がえられる。
一般的な通信機器におけるデータ通信用クロック信号を、与えられた基準クロック信号から分周して生成するクロック信号分周回路として適用でき、特に、入力クロック信号とは異なる周波数のクロック信号で動作する相手回路との間でデータ通信を行う通信機器に最適である。

Claims (16)

  1. 入力クロック信号と異なる周波数のクロック信号を用いる相手回路と通信を行う対象回路で用いる出力クロック信号を、N/M(Nは正整数,MはNより大きい正整数)で規定された分周比に基づいて、前記入力クロック信号の連続するM個のクロックパルスのうち、M−N個分のクロックパルスをマスクすることにより、当該入力クロック信号をN/M分周して生成するクロック信号分周回路であって、
    入力されたマスク信号に応じて前記入力クロック信号のクロックパルスをマスクすることにより前記出力クロック信号を生成して出力するマスク回路と、
    前記対象回路で行うデータ通信の通信タイミングを示す通信タイミング情報に基づいて、前記入力クロック信号の連続するM個のクロックパルスのタイミングのうち、当該通信タイミングを除く他のタイミングに対して、M−N個分のクロックパルスをマスクするマスクタイミングを割り当てたマスク信号を生成して前記マスク回路へ出力するマスク制御回路と
    を備えることを特徴とするクロック信号分周回路。
  2. 請求項1に記載のクロック信号分周回路において、
    前記マスク制御回路は、前記入力クロック信号のクロックパルスをカウンタでカウントするとともに、当該カウント値が分周比分母Mに達した時点でカウント値をリセットすることにより、当該入力クロック信号に対する前記通信タイミングの相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記マスク信号を生成することを特徴とするクロック信号分周回路。
  3. 請求項2に記載のクロック信号分周回路において、
    前記マスク制御回路は、少なくとも前記通信タイミング情報および前記カウント値の組合せごとにマスクの要否を示すテーブルデータを予めテーブル回路で保持し、入力されたこれら組合せに応じて前記テーブル回路から出力されたテーブルデータを前記マスク信号として出力することを特徴とするクロック信号分周回路。
  4. 請求項3に記載のクロック信号分周回路において、
    前記テーブル回路は、前記通信タイミング情報および前記カウント値に、分周比分母Mおよび分周比分子N加えた組合せごとにマスクの要否を示すテーブルデータを予め保持することを特徴とするクロック信号分周回路。
  5. 請求項1に記載のクロック信号分周回路において、
    前記通信タイミング情報は、当該対象回路とデータ通信を行う前記相手回路での通信タイミングの位相を示す位相信号を含むことを特徴とするクロック信号分周回路。
  6. 請求項5に記載のクロック信号分周回路において、
    前記通信タイミング情報は、前記相手回路での通信動作に用いる相手クロック信号の周波数を示す周波数信号をさらに含むことを特徴とするクロック信号分周回路。
  7. 請求項5に記載のクロック信号分周回路において、
    前記通信タイミング情報は、前記相手回路での通信動作に用いる相手クロック信号と前記出力クロック信号との位相関係が一巡する期間の各タイミングから前記相手回路での通信タイミングを選択する通信タイミング選択情報をさらに含むことを特徴とするクロック信号分周回路。
  8. 請求項5に記載のクロック信号分周回路において、
    前記マスク制御回路は、前記入力クロック信号のクロックパルスをカウンタでカウントするとともに、当該カウント値が分周比分母Mに達した時点でカウント値をリセットすることにより、前記入力クロック信号に対する前記通信タイミングの相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記マスク信号を生成することを特徴とするクロック信号分周回路。
  9. 入力クロック信号と異なる周波数のクロック信号を用いる相手回路と通信を行う対象回路で用いる出力クロック信号を、N/M(Nは正整数,MはNより大きい正整数)で規定された分周比に基づいて、前記入力クロック信号をN/M分周して生成するクロック信号分周方法であって、
    前記対象回路で行うデータ通信の通信タイミングを示す通信タイミング情報に基づいて、前記入力クロック信号の連続するM個のクロックパルスのタイミングのうち、当該通信タイミングを除く他のタイミングに対して、M−N個分のクロックパルスをマスクするマスクタイミングを割り当てたマスク信号を生成し、
    前記マスク信号のマスクタイミングで前記入力クロック信号のクロックパルスをマスクし、該マスクタイミング以外のタイミングでは前記入力クロック信号のクロックパルスをマスクしないことにより前記出力クロック信号を生成して出力する
    ことを特徴とするクロック信号分周方法。
  10. 請求項9に記載のクロック信号分周方法において、
    前記出力クロック信号を生成して出力する際に、前記入力クロック信号のクロックパルスをカウンタでカウントするとともに、当該カウント値が分周比分母Mに達した時点でカウント値をリセットすることにより、当該入力クロック信号に対する前記通信タイミングの相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記マスク信号を生成することを特徴とするクロック信号分周方法。
  11. 請求項10に記載のクロック信号分周方法において、
    前記出力クロック信号を生成して出力する際に、少なくとも前記通信タイミング情報および前記カウント値の組合せごとにマスクの要否を示すテーブルデータを予めテーブル回路で保持し、入力されたこれら組合せに応じて前記テーブル回路から出力されたテーブルデータを前記マスク信号として出力することを特徴とするクロック信号分周方法。
  12. 請求項11に記載のクロック信号分周方法において、
    前記テーブル回路は、前記通信タイミング情報および前記カウント値に、分周比分母Mおよび分周比分子N加えた組合せごとにマスクの要否を示すテーブルデータを予め保持することを特徴とするクロック信号分周方法。
  13. 請求項9に記載のクロック信号分周方法において、
    前記通信タイミング情報は、前記相手回路での通信タイミングの位相を示す位相信号を含むことを特徴とするクロック信号分周方法。
  14. 請求項13に記載のクロック信号分周方法において、
    前記通信タイミング情報は、前記相手回路での通信動作に用いる相手クロック信号の周波数を示す周波数信号をさらに含むことを特徴とするクロック信号分周方法。
  15. 請求項13に記載のクロック信号分周方法において、
    前記通信タイミング情報は、前記相手回路での通信動作に用いる相手クロック信号と前記出力クロック信号との位相関係が一巡する期間の各タイミングから前記相手回路での通信タイミングを選択する通信タイミング選択情報をさらに含むことを特徴とするクロック信号分周方法。
  16. 請求項13に記載のクロック信号分周方法において、
    前記出力クロック信号を生成して出力する際に、前記入力クロック信号のクロックパルスをカウンタでカウントするとともに、当該カウント値が分周比分母Mに達した時点でカウント値をリセットすることにより、前記入力クロック信号に対する前記通信タイミングの相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記マスク信号を生成することを特徴とするクロック信号分周方法。
JP2010503826A 2008-03-17 2009-03-05 クロック信号分周回路および方法 Expired - Fee Related JP5343966B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010503826A JP5343966B2 (ja) 2008-03-17 2009-03-05 クロック信号分周回路および方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008067460 2008-03-17
JP2008067460 2008-03-17
JP2010503826A JP5343966B2 (ja) 2008-03-17 2009-03-05 クロック信号分周回路および方法
PCT/JP2009/054150 WO2009116398A1 (ja) 2008-03-17 2009-03-05 クロック信号分周回路および方法

Publications (2)

Publication Number Publication Date
JPWO2009116398A1 JPWO2009116398A1 (ja) 2011-07-21
JP5343966B2 true JP5343966B2 (ja) 2013-11-13

Family

ID=41090804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010503826A Expired - Fee Related JP5343966B2 (ja) 2008-03-17 2009-03-05 クロック信号分周回路および方法

Country Status (3)

Country Link
US (1) US8253450B2 (ja)
JP (1) JP5343966B2 (ja)
WO (1) WO2009116398A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009116398A1 (ja) * 2008-03-17 2009-09-24 日本電気株式会社 クロック信号分周回路および方法
WO2010050098A1 (ja) * 2008-10-29 2010-05-06 日本電気株式会社 クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法
WO2010050097A1 (ja) * 2008-10-29 2010-05-06 日本電気株式会社 クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法
JP5338819B2 (ja) * 2008-12-17 2013-11-13 日本電気株式会社 クロック分周回路、及びクロック分周方法
US8671380B2 (en) * 2011-07-18 2014-03-11 Apple Inc. Dynamic frequency control using coarse clock gating
JP6115715B2 (ja) * 2013-03-26 2017-04-19 セイコーエプソン株式会社 クロック生成装置、電子機器、移動体及びクロック生成方法
US9214943B1 (en) * 2014-10-16 2015-12-15 Freescale Semiconductor, Inc. Fractional frequency divider
US11422586B1 (en) * 2021-02-24 2022-08-23 Texas Instruments Incorporated Methods and systems for generation of balanced secondary clocks from root clock

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151217A (ja) * 1986-12-16 1988-06-23 Fujitsu Ltd 歯抜け分周回路
JPH0946222A (ja) * 1995-07-25 1997-02-14 Nippon Steel Corp 可変クロック発生回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045507A (ja) 2003-07-28 2005-02-17 Yamaha Corp 非整数分周器
JP4371046B2 (ja) 2004-11-24 2009-11-25 ソニー株式会社 クロック分周回路
US7196558B2 (en) * 2005-03-10 2007-03-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Frequency divider with slip
KR100723537B1 (ko) * 2006-09-12 2007-05-30 삼성전자주식회사 클럭 신호 발생 방법 및 장치와 이를 이용한 클럭 주파수제어 방법 및 장치
JP5240850B2 (ja) * 2006-11-29 2013-07-17 日本電気株式会社 クロック信号分周回路及びクロック信号分周方法
WO2009116398A1 (ja) * 2008-03-17 2009-09-24 日本電気株式会社 クロック信号分周回路および方法
WO2010050098A1 (ja) * 2008-10-29 2010-05-06 日本電気株式会社 クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法
EP2187522A1 (en) * 2008-11-14 2010-05-19 Fujitsu Microelectronics Limited Divider circuitry
JP5338819B2 (ja) * 2008-12-17 2013-11-13 日本電気株式会社 クロック分周回路、及びクロック分周方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151217A (ja) * 1986-12-16 1988-06-23 Fujitsu Ltd 歯抜け分周回路
JPH0946222A (ja) * 1995-07-25 1997-02-14 Nippon Steel Corp 可変クロック発生回路

Also Published As

Publication number Publication date
JPWO2009116398A1 (ja) 2011-07-21
US8253450B2 (en) 2012-08-28
WO2009116398A1 (ja) 2009-09-24
US20110187418A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
JP5343966B2 (ja) クロック信号分周回路および方法
JP5522050B2 (ja) クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法
JP5488470B2 (ja) クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法
JP5338819B2 (ja) クロック分周回路、及びクロック分周方法
US7205800B2 (en) Clock frequency divider circuit
JPWO2008065869A1 (ja) クロック信号分周回路及びクロック信号分周方法
US7973584B2 (en) Waveform generator
CN105319408B (zh) 信号发生器和用于生成信号变化曲线的方法
JP4666462B2 (ja) カウンタ回路と、それを含む半導体装置
JP5493591B2 (ja) クロック分周回路および方法
JPH1198007A (ja) 分周回路
WO2009116399A1 (ja) クロック信号分周回路および方法
JP5223696B2 (ja) クロック分周回路、及びクロック分周方法
JPH0815392A (ja) テストモード設定回路
JP2006270355A (ja) 集積回路
JP2007114031A (ja) 半導体装置及びそれを備える電子機器
JP2004012175A (ja) Pll内蔵回路の評価方法、pll内蔵回路の評価システム、及びpll内蔵回路
JPH04160818A (ja) 分周装置
JPH09145803A (ja) テストモード設定回路
JPH0786923A (ja) 分周回路
JP2000111623A (ja) タイミング発生回路
JP2014086951A (ja) 分周パルス生成回路
JPH11184808A (ja) シリアル通信方法
JPH05183427A (ja) カウンタ回路
JPH09232912A (ja) デジタル・フィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Ref document number: 5343966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees