JPWO2008065869A1 - クロック信号分周回路及びクロック信号分周方法 - Google Patents
クロック信号分周回路及びクロック信号分周方法 Download PDFInfo
- Publication number
- JPWO2008065869A1 JPWO2008065869A1 JP2008546931A JP2008546931A JPWO2008065869A1 JP WO2008065869 A1 JPWO2008065869 A1 JP WO2008065869A1 JP 2008546931 A JP2008546931 A JP 2008546931A JP 2008546931 A JP2008546931 A JP 2008546931A JP WO2008065869 A1 JPWO2008065869 A1 JP WO2008065869A1
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- value
- output
- clock
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/48—Gating or clocking signals applied to all stages, i.e. synchronous counters with a base or radix other than a power of two
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
入力クロック信号をそのまま出力するか、入力クロック信号を反転して出力するか、入力クロック信号を出力しないか、のいずれかを選択する選択ステップと、
前記選択ステップでの前記選択を制御する制御信号を生成する制御ステップとを有し、
前記制御ステップにおいて、前記入力クロック信号のサイクル毎に、前記クロック選択回路の前記選択を制御することを特徴とするものである。
(実施形態1)
(実施形態2)
(実施形態3)
(実施形態4)
110 加算器
112、113 大小比較器
114 セレクタ回路
115 2倍乗算器
120、121 フリップフロップ回路
150 クロック選択制御回路
160、161 加算器
162 フリップフロップ回路
163 NAND素子
200 出力クロック選択回路
210 AND回路
211 インバータ回路
212 セレクタ回路
300 クロック選択回路
310、311 AND素子
312 OR素子
313 インバータ素子
314、315 フリップフロップ回路
350 選択制御信号変換回路
400 クロック選択回路
410 AND素子
411 XOR素子
412 OR素子
413、414 フリップフロップ回路
450 選択制御信号変換回路
Claims (7)
- 分周比が2つの整数N及びMの比であるN/Mで規定されるクロック信号分周回路において、
入力クロック信号をそのまま出力するか、入力クロック信号を反転して出力するか、入力クロック信号を出力しないか、のいずれかを選択するクロック選択回路と、
前記クロック選択回路の前記選択を制御する制御信号を生成する制御手段とを有し、
前記制御手段は、前記入力クロック信号のサイクル毎に、前記クロック選択回路の前記選択を制御することを特徴とするクロック信号分周回路。 - 前記制御手段は、分周比がN/Mであり、
サイクル時間が一定である理想的な分周クロック信号の入力クロック信号に対する位相を計算する手段と、
前記位相を計算する手段が計算した結果を参照して、入力クロック信号を出力クロック信号に出力するか否かを判定する手段と、
前記位相を計算する手段が計算した結果を参照して、入力クロック信号をそのまま出力する場合の出力クロック信号の位相と、入力クロック信号を反転してそのまま出力する場合の出力クロック信号の位相のいずれかのうち、前記理想的な分周クロック信号の位相により近い方を判定する手段とを有する、請求項1に記載のクロック信号分周回路。 - 前記制御手段は、
記憶手段と、
前記記憶手段が記憶する値と前記分周比を規定する整数Mの2倍から整数Nを引いた値とを加算する第一の加算器と、
前記第一の加算器の出力と前記分周比を規定する整数Mの2倍から整数Nを引いた値とを加算する第二の加算器と、を有し、
前記記憶手段は、前記第二の加算器の加算結果を前記入力クロックのサイクル毎に記憶し、前記第一及び第二の加算器のキャリー信号から、前記クロック選択回路を制御する制御信号を生成する、請求項1に記載のクロック信号分周回路。 - 前記クロック選択回路は、
入力クロック信号の値を値0または値1にマスクする手段と、
入力クロック信号の値を反転する手段と、
入力クロック信号の値を反転しない信号か、または入力クロック信号の値を反転した信号のいずれかを選択する選択手段を有する、請求項1に記載のクロック信号分周回路。 - 前記クロック選択回路は、
入力クロック信号の値を値0または値1にマスクする手段と、
入力クロック信号の値を反転した信号の値を値0または値1にマスクする手段と、
前記入力クロック信号の値をマスクする手段の出力と、前記入力クロック信号の値を反転した信号の値をマスクする手段の出力を、合流して出力する手段を有する請求項1に記載のクロック信号分周回路。 - 前記クロック選択回路は、
入力する制御信号の値に基づいて、入力クロック信号の値または入力クロック信号の値を反転した値のいずれかを生成する手段と、
前記入力クロック信号の値または前記入力クロック信号の値を反転した値のいずれかを出力する手段の出力を、値0または値1にマスクする手段とを有する、請求項1に記載のクロック信号分周回路。 - 分周比が2つの整数N及びMの比であるN/Mで規定されるクロック信号を出力するクロック信号分周方法において、
入力クロック信号をそのまま出力するか、入力クロック信号を反転して出力するか、入力クロック信号を出力しないか、のいずれかを選択する選択ステップと、
前記選択ステップでの前記選択を制御する制御信号を生成する制御ステップとを有し、
前記制御ステップにおいて、前記入力クロック信号のサイクル毎に、前記クロック選択回路の前記選択を制御することを特徴とするクロック信号分周方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008546931A JP5240850B2 (ja) | 2006-11-29 | 2007-11-09 | クロック信号分周回路及びクロック信号分周方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006322410 | 2006-11-29 | ||
JP2006322410 | 2006-11-29 | ||
PCT/JP2007/071790 WO2008065869A1 (fr) | 2006-11-29 | 2007-11-09 | Circuit de division de fréquence de signal d'horloge et procédé de division de fréquence de signal d'horloge |
JP2008546931A JP5240850B2 (ja) | 2006-11-29 | 2007-11-09 | クロック信号分周回路及びクロック信号分周方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013064291A Division JP5494858B2 (ja) | 2006-11-29 | 2013-03-26 | クロック信号分周回路及びクロック信号分周方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008065869A1 true JPWO2008065869A1 (ja) | 2010-03-04 |
JP5240850B2 JP5240850B2 (ja) | 2013-07-17 |
Family
ID=39467664
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008546931A Expired - Fee Related JP5240850B2 (ja) | 2006-11-29 | 2007-11-09 | クロック信号分周回路及びクロック信号分周方法 |
JP2013064291A Expired - Fee Related JP5494858B2 (ja) | 2006-11-29 | 2013-03-26 | クロック信号分周回路及びクロック信号分周方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013064291A Expired - Fee Related JP5494858B2 (ja) | 2006-11-29 | 2013-03-26 | クロック信号分周回路及びクロック信号分周方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8081017B2 (ja) |
JP (2) | JP5240850B2 (ja) |
WO (1) | WO2008065869A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8081017B2 (en) * | 2006-11-29 | 2011-12-20 | Nec Corporation | Clock signal frequency dividing circuit and clock signal frequency dividing method |
JP5343966B2 (ja) * | 2008-03-17 | 2013-11-13 | 日本電気株式会社 | クロック信号分周回路および方法 |
JP5228553B2 (ja) * | 2008-03-19 | 2013-07-03 | 日本電気株式会社 | クロック信号分周回路および方法 |
US8422619B2 (en) * | 2008-10-29 | 2013-04-16 | Nec Corporation | Clock frequency divider circuit, clock distribution circuit, clock frequency division method, and clock distribution method |
US8513987B1 (en) * | 2011-01-13 | 2013-08-20 | Sk Hynix Memory Solutions Inc. | Wide frequency range signal generator using a multiphase frequency divider |
KR102110770B1 (ko) * | 2014-02-14 | 2020-05-14 | 삼성전자 주식회사 | 클럭 분주 장치 |
US9214943B1 (en) * | 2014-10-16 | 2015-12-15 | Freescale Semiconductor, Inc. | Fractional frequency divider |
US9628211B1 (en) | 2015-06-19 | 2017-04-18 | Amazon Technologies, Inc. | Clock generation with non-integer clock dividing ratio |
CN108111163B (zh) * | 2018-02-11 | 2023-08-25 | 深圳市卓越信息技术有限公司 | 一种高速分频器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4348640A (en) * | 1980-09-25 | 1982-09-07 | Rockwell International Corporation | Divide by three clock divider with symmertical output |
JPS63269620A (ja) * | 1987-04-27 | 1988-11-07 | Canon Inc | 可変分周器 |
US4866741A (en) * | 1987-11-05 | 1989-09-12 | Magnetic Peripherals Inc. | 3/2 Frequency divider |
JPH033517A (ja) * | 1989-05-31 | 1991-01-09 | Matsushita Electric Ind Co Ltd | クロック発生装置 |
US5040197A (en) * | 1990-03-09 | 1991-08-13 | Codex Corp. | Fractional frequency divider for providing a symmetrical output signal |
US5088057A (en) * | 1990-04-05 | 1992-02-11 | At&T Bell Laboratories | Rational rate frequency generator |
JPH09223959A (ja) * | 1996-02-15 | 1997-08-26 | Sony Corp | 分周回路 |
JP3415574B2 (ja) | 2000-08-10 | 2003-06-09 | Necエレクトロニクス株式会社 | Pll回路 |
EP1342320B1 (en) * | 2000-11-23 | 2005-05-04 | Koninklijke Philips Electronics N.V. | Clock generation circuit and integrated circuit for reproducing an audio signal comprising such a clock generation circuit |
US6879654B2 (en) * | 2003-04-25 | 2005-04-12 | International Business Machines Corporation | Non-integer frequency divider circuit |
JP2005045507A (ja) * | 2003-07-28 | 2005-02-17 | Yamaha Corp | 非整数分周器 |
JP4371046B2 (ja) | 2004-11-24 | 2009-11-25 | ソニー株式会社 | クロック分周回路 |
TWI317211B (en) * | 2005-12-27 | 2009-11-11 | Memetics Technology Co Ltd | Configuration and controlling method of fractional-n pll having fractional frequency divider |
US8081017B2 (en) * | 2006-11-29 | 2011-12-20 | Nec Corporation | Clock signal frequency dividing circuit and clock signal frequency dividing method |
-
2007
- 2007-11-09 US US12/515,901 patent/US8081017B2/en not_active Expired - Fee Related
- 2007-11-09 JP JP2008546931A patent/JP5240850B2/ja not_active Expired - Fee Related
- 2007-11-09 WO PCT/JP2007/071790 patent/WO2008065869A1/ja active Application Filing
-
2013
- 2013-03-26 JP JP2013064291A patent/JP5494858B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP5240850B2 (ja) | 2013-07-17 |
US20100052740A1 (en) | 2010-03-04 |
WO2008065869A1 (fr) | 2008-06-05 |
JP5494858B2 (ja) | 2014-05-21 |
US8081017B2 (en) | 2011-12-20 |
JP2013176082A (ja) | 2013-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5494858B2 (ja) | クロック信号分周回路及びクロック信号分周方法 | |
US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
US7205800B2 (en) | Clock frequency divider circuit | |
JP5522050B2 (ja) | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 | |
JP5343966B2 (ja) | クロック信号分周回路および方法 | |
JP2008172512A (ja) | 周波数シンセサイザ及びフェーズロックループ、並びにクロック生成方法 | |
TWI618360B (zh) | 增強之數値控制振盪器 | |
JPWO2008056551A1 (ja) | クロック信号分周回路 | |
JP2007251371A (ja) | スペクトラム拡散クロック制御装置及びスペクトラム拡散クロック発生装置 | |
JP2005045507A (ja) | 非整数分周器 | |
JP4077483B2 (ja) | 可変分周方法および可変分周器 | |
JP2009171573A (ja) | Dll回路およびその制御方法 | |
US7521972B2 (en) | Fifty percent duty cycle clock divider circuit and method | |
US10749530B1 (en) | Programmable divider with glitch-free load circuit | |
JP6886700B2 (ja) | 乱数生成回路 | |
TWI469529B (zh) | 非整數頻率時脈產生電路及其方法 | |
TWI462483B (zh) | 用來產生輸出時脈訊號的時脈產生電路及相關方法 | |
JP5151587B2 (ja) | クロック信号分周回路および方法 | |
JP5228553B2 (ja) | クロック信号分周回路および方法 | |
KR101068628B1 (ko) | 클럭 발생 회로 | |
US9312872B1 (en) | Signal converter | |
JP2689539B2 (ja) | 分周器 | |
TW202209819A (zh) | 具有回授之組合邏輯電路 | |
JP2005012515A (ja) | 可変分周器 | |
KR100214565B1 (ko) | 필터 기능을 갖는 디엘엘(dll)회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130328 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5240850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |