JPS63269620A - 可変分周器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はプログラマフルにその分周比を変化させる事か
出来る分周器に関するものである。

［従来の技術］ 従来この種の装置ではワンチップ化か進んており、プロ
グラマツルに分周率を可変出来る物（例えばプログラマ
ブル・インターバル・タイマー等）か多く製品として市
場に出ている。

［発明か解決しようとしている問題点］しかし上記、上
記従来例の物では全ての奇数分周を行なう時にはデユー
ティ比が５０％にならない。ここて５０％デユーティの
波形を得る為には、３倍の周波数を奇数分周性なった後
に２分周を行なうなどの構成を取らねばならず発振器等
個別に回路を構成しなければならなかっ　”た。また、
外部から入力されるクロックを分周して使用する場合に
は、奇数分周を行なうと正確なデユーティ５０％のクロ
ックを得る事が出来ない。又、分周器を用いて任意の周
波数を得ようとした時においても、その値を得る為に一
度その出力を止め設定値をロートした後にスタートさせ
なければならす、その設定にかかる処理か多くなるなど
の欠点か有った。

［問題点を解決する為の手段］ この問題点を解決する為に本発明は、入力信号を複数の
カウンタに位相を反転させて入力する構成をとることに
よって、出力波形を５０％にすることかてきる。

［実施例］ 以下、本発明の実施例を図面を参照して説明する。第１
図は、ｌ実施例の回路図である。ここで１．２及び１０
はバイナリカウンタであり、カウンタ２には、インバー
タ３により反転されたクロックか入力され、カウンタ１
より半クロツク公達れてカウントを行なう。このカウン
タｌと２は、同期して動作しなくてはならない為にリセ
ット信号を入力すると、互いにクリアされ、その後にカ
ウントをしはじめる。４及び５のＯＲは、本実施例中で
示す奇数分周率を決める為のスイッチとして用いられ、
この出力のＮＡＮＤ６により、カウンタをロートしてい
る。ＯＲ５をハイにしＯＮにし、両カウンタ１．２のＱ
ｃ比出力ＯＲ７をとると、デユーティ５０％の５分周ク
ロックが得られ、又、ＯＲ４，５共にローにし、Ｑｃ比
出力ＡＮＤをとると、デユーティ５０％の７分周クロッ
クか得られる。ＯＲ４をハイにすると６分周出力が得ら
れる。ここで、この６分周出力は１つのカウンタｌのみ
て得られるが、前述の通り２つのカウンタの同期を取る
為に、カウンタ２にも同様にＯＲ４を入れている。以上
述べた分周されたクロック及び、基準のクロックは、セ
レクタ９に入力され、その中で選ばれたクロックのみが
出力される。このセレクタ９の出力は、非同期カウンタ
１０及び、出力セレクタ１１に入力される。ここて、セ
レクタ１１に入力されたクロックは、デコーダ１２て選
ばれ、セレクタ９からの出力をそのままＱ。ｕｔ１３よ
り出力出来る。またカウンタｌＯに入力されたクロック
は、カウンタｌＯ内て分周されて、デコーダ１２に従っ
てその分周率のクロックをＱ。ｕｔ１３から出力する。

デコーダ１２は８ｂｉｔデータバスに接続され、ハス上
でクロックの分周率を決める事が出来る。

第２図、第３図に実際のタイムチャートを示す。１４は
基準となるクロックで１５．１６゜１７はカウンタｌの
出力、１８はＣＬＫ１４の反転入力１９，２０．２１は
カウンタ２の出力てあり、２２はセレクタ１１から出さ
れる出力である。１−　ａ　５分周にセットした時のＱ
。ｕｔ２２の出力を示す。ここて、カウンタ１，２は５
まてカウントすると１をロードする。この時のカウンタ
ｌのＱｃ出力１７とカウンタ２のＱｃ出力２１のＯＲを
取るとデユーティ５０％の５分周出力Ｑ。ｕｔ２２の波
形か得られる。

１−ｂは７分周にセットした時のＱ。ｕｔ２２の出力を
示す。ここてカウンタ１，２は７まてカウントするとロ
ードがかかり、１をセットし再びカウントをはじめる。

この時のカウンタｌのＱｃ出力１７とカウンタ２のＱｃ
出力２１のＡＮＤを取るとデユーティ５０％の７分周出
力Ｑｏｕｔ２２の波形が得られる。１−　ｃはデユーテ
ィ５０％の６分周出力Ｑ。ｕｔ２２の波形を示す。第３
図は、セレクタ９かクロック１４を選択した時のカウン
タｌＯの出力波形の一部である。２３，２４．２５はデ
コーダ１２を切り換えた時のポイントを示す。ここで２
３は４分周出力から２分周出力に切換えたポイントであ
り、２４は２分周から８分周に切り換えたポイント、２
５は８分周から１６分周に切り換えたポイントである。

ここでクロック１４をすでに分周されたクロックを入力
すると、その入力クロックの２．４．８．１６分周の波
形が取れる。この様にしてセレクタ９とセレクタ１１の
組合せを換える事により、多数の分周クロックが得られ
る事になる。

第４図には６分周、７分周、８分周、２４分周、２７分
周、３２分周、４０分周、８０分周、１６０分周をそれ
ぞれ、出来る回路を示す。動作としては、データバスに
より分周比を選択し、それをライトすると５Ｗ１４より
ラッチ信号か入り、ラッチ２６によりデータを保持する
。データバスの入力値に対する分周率は第１Ｏ図に示す
。又、現在の分周比を見る場合は分周比設定に使った同
一アドレスてリードをする事により５Ｒ１４が出て、３
ステートバツフア２７が開かれ、その設定値が読み出せ
る。

又、本実施例ては入力クロックが２種選択出来る様にな
っており、この選択はデータバスのＤ５て行なっている
。Ｄ５に１を立てライトするとフリップフロップ２８に
対し５ＷＩＩのクロックか入力され、ＣＬＫＩ　（入力
クロックのｌ）が選択される。又Ｄ５にφを立てると同
様にしてＣＬＫ２　（クロック入力の２）か選択される
。従ってこの回路ては２種類のクロックズ９種類の分周
比で３６種類のクロック周波数が得られる。

［他の実施例］ 第５図に３分周、第６図に５分周、第７図に６分周、第
８図に７分周、第９図に９分周回路をそれぞれ個別に示
す。上記実施例では、分周率を限定して行なったがこの
第５〜第９図までの回路と２．４．８分周の回路（公知
により省略）を組み合わせる事により全ての分周率かカ
バー出来る。又本実施例の様に必要周波数のみを取り出
す回路構成にしても良いし、個別に用いる事も出来る、
当然の事ながら多数の分周率を得る為にはカウンター等
が増える為にゲートアレイなどの内部に入れても良い、
又この分周回路を組み合わせて、正確なタイミンクパル
ス発生装置も出来る。

［効果］ 以上説明した様に、この回路構成を取る事により、いか
なる分局比においても、必すデユーティ５０％の分周波
形が１度のＣＰｕのライトサイクルて取れる様になった
と共に、必要な周波数のみを取り出す為の回路も組み合
わせにより容易に設計出来、なおかつ、この回路もＣＰ
ｕの１度のライトサイクルて可変出来る様になる他、タ
イミングパルス発生回路を作り出す事も容易となった。

【図面の簡単な説明】

第１図は、本発明の実施例を示す回路図。 第２図は、本発明のタイミングを示す図。 第３図は、本発明のタイミンクを示す図。 第４図〜第９図は、本発明の他の実施例を示す図。゛ 第１０図は、データバスの入力値に対する分周率を示す
図。 １．２はバイナリ−カウンタてあり、３はクロックを反
転入力させる為のインバーターである。４，５．６は１
．２のカウンタにロードさせるタイミングを作る為のゲ
ート、７．８はそれぞれの分周波形を取り出す為のゲー
ト、９゜１１は、波形の出力を選ぶセレクターである。 １０はカウンタ、１２はデコーダーである。 １４．１８は入カクロツ久１５，１６，１７゜１９．２
０．２１はそれぞれのカウンタ出力、２２は外部出力を
示す。２８は分周率設定用レジスタである。

Claims (1)

【特許請求の範囲】
1. 単数もしくは複数の入力信号を、それぞれ選択し、複数
   のカウンタに位相を反転させて入力する事により、その
   出力波形をデユテイ５０％にすると共にその周期幅をプ
   ロセツサにより任意にかつ連続的に設定出力させる事を
   特徴とする可変分周器。