JP4077483B2 - 可変分周方法および可変分周器 - Google Patents
可変分周方法および可変分周器 Download PDFInfo
- Publication number
- JP4077483B2 JP4077483B2 JP2005506330A JP2005506330A JP4077483B2 JP 4077483 B2 JP4077483 B2 JP 4077483B2 JP 2005506330 A JP2005506330 A JP 2005506330A JP 2005506330 A JP2005506330 A JP 2005506330A JP 4077483 B2 JP4077483 B2 JP 4077483B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- clock
- inverting
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
図13に非特許文献1に示されている従来の可変分周器の概略を示す。この可変分周器100は、クロック入力端子101と、クロック出力端子102と、制御信号入力端子103とを備え、制御信号入力端子103より入力される制御信号Mに応じて定められる分周数によりクロック入力端子101より入力される入力クロック信号を分周し、この分周したクロック信号を出力クロック信号としてクロック出力端子102より出力する。
図14に特許文献1に示されている従来の可変分周器の概略を示す。この可変分周器200は、クロック入力端子201と、クロック出力端子202と、制御信号入力端子203とを備え、制御信号入力端子203より入力される制御信号(外部からの制御信号)Mに応じて定められる分周数によりクロック入力端子201より入力されるクロック信号を分周し、この分周したクロック信号を出力クロック信号としてクロック出力端子202より出力する。
制御信号Mが「0」レベルの場合、接続器207はフィードバックパス209をオフとし、固定分周器206の出力210cと反転/非反転器205の制御端子210bとの接続を切り離す。この場合、反転/非反転器205の制御端子210bのレベルは「0」レベルとされ、反転/非反転器205は、図15に示した真理値表に従う動作により、入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号として固定分周器206に与える。
制御信号Mが「1」レベルの場合、接続器207はフィードバックパス209をオンとし、固定分周器206の出力210cと反転/非反転器205の制御端子210bとの間を接続する。図17にフィードバックパス209が接続されている場合のタイムチャートを示す。なお、このタイムチャートにおいて、反転/非反転器205の入力端子210aに与えられた信号が反転/非反転器205、固定分周器206、フィードバックパス209を通過して反転/非反転器205の制御端子210bに戻されるまでの遅延時間Tdは、入力クロック信号のパルス幅Tckよりも若干大きいものとしている。
従来例1の可変分周器100では、分岐点が多数あるために、例えば図13中に点線で示したパスCがクリティカルパス(容量負荷が大きく、駆動するために大きな電流を要するパス)となり、低消費電力化が困難であるという問題がある。
従来例2の可変分周器200では、分岐点が少なく、クリティカルパスのような容量負荷の大きなパスが発生しないので、低消費電力化を実現することができる。しかしながら、低速化用分周器204の出力である入力クロック信号の立ち上がりと立ち下がりの両エッジを用いて分周しているため、入力クロック信号のデューティ比が50%でない場合、出力クロック信号にジッタTj(図18参照)が発生し、雑音性能が劣化するという問題がある。
従来例2の可変分周器200では、低速化用分周器204で高速のクロック信号(マスタクロック)を2分周し、低速の入力クロック信号を作っている。この場合、マスタクロックの1発目の立ち上がりエッジを取り込んで入力クロック信号を立ち上げ、2発目の立ち上がりエッジを取り込んで入力クロック信号を立ち下げている。
フィードバックパスが遮断されている場合、信号処理器は、入力クロック信号を反転せずにそのまま分周前クロック信号とし、この分周前クロック信号を2分周して出力クロック信号とする。これにより、本発明の可変分周器は、2分周器として動作する。
フィードバックパスが接続されている場合、信号処理器は、最初は入力クロック信号を反転せずにそのまま分周前クロック信号とする。そして、この分周前クロック信号の最初の立ち上がりエッジ(入力クロック信号の立ち上がりエッジに応ずる変化点)を取り込み、出力クロック信号を立ち上げる。この出力クロック信号の立ち上がりはフィードバックパスを介して制御端子に戻される。
[図2]フィードバックパス中にインバータを2段直列接続した遅延回路を設けた例を示す図である。
[図3]実施例1においてフィードバックパスが遮断されている場合の動作を示すタイムチャートである。
[図4]実施例1においてフィードバックパスが接続されている場合の動作を示すタイムチャートである。
[図5]実施例1において遅延時間を入力クロック信号の周期よりも若干大きくした場合の動作を示すタイムチャートである。
[図6]本発明の第2の実施例(実施例2)を示す可変分周器の概略構成図である。
[図7]実施例2における反転/非反転器(排他的論理和回路)の真理値表を示す図である。
[図8]実施例2においてフィードバックパスが遮断されている場合の動作を示すタイムチャートである。
[図9]実施例2においてフィードバックパスが接続されている場合の動作を示すタイムチャートである。
[図10]本発明の第3の実施例(実施例3)を示す可変分周器の概略構成図である。
[図11]実施例3においてフィードバックパスが接続されている場合の動作を示すタイムチャートである。
[図12]本発明の第4の実施例(実施例4)を示す可変分周器の概略構成図である。
[図13]非特許文献1に示されている従来の可変分周器の概略(従来例1)を示す図である。
[図14]特許文献1に示されている従来の可変分周器の概略(従来例2)を示す図である。
[図15]従来例2における反転/非反転器の真理値表を示す図である。
[図16]従来例2においてフィードバックパスが遮断されている場合の動作を示すタイムチャートである。
[図17]従来例2においてフィードバックパスが接続されている場合の動作を示すタイムチャートである。
[図18]従来例2において入力クロック信号のデューティ比が50%でない場合に出力クロック信号にジッタが発生する状況を説明するタイムチャートである。
制御信号Mが「0」レベルの場合、接続器306はフィードバックパス307をオフとし、固定分周器305の出力310cと反転/非反転器304の制御端子310bとの接続を切り離す。この場合、反転/非反転器304の制御端子310bのレベルは「0」レベルとされ、反転/非反転器304は入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号として固定分周器305に与える。
制御信号Mが「1」レベルの場合、接続器306はフィードバックパス307をオンとし、固定分周器305の出力310cと反転/非反転器304の制御端子310bとの間を接続する。
制御信号Mが「0」レベルの場合、接続器406はフィードバックパス407をオフとし、固定分周器405の出力410cと反転/非反転器404の制御端子410bとの接続を切り離す。この場合、反転/非反転器404の制御端子410bのレベルは「0」レベルとされ、反転/非反転器404は、図7に示した真理値表に従う排他的論理和動作により、入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号として固定分周器405に与える。
制御信号Mが「1」レベルの場合、接続器406はフィードバックパス407をオンとし、固定分周器405の出力410cと反転/非反転器404の制御端子410bとの間を接続する。
また、この実施例では、固定分周器405に小パルス入力無効機能を持たせたが、反転/非反転器404に小パルス出力阻止機能を持たせるようにしてもよい。
制御信号Mが「0」レベルの場合、接続器(フィードバック制御回路)506はフィードバックパス507をオフとし、固定分周器505の出力510cと反転/非反転器504の制御端子510bとの接続を切り離す。この場合、反転/非反転器504の制御端子510bのレベルは「0」レベルとされ、反転/非反転器504は入力クロック信号(差動信号)を反転させずにそのまま通過させ、分周前クロック信号として固定分周器505に与える。固定分周器505は、この分周前クロック信号を分周し、出力クロック信号(差動信号)とする。これにより、可変分周器500は、2分周器として動作する。
制御信号Mが「1」レベルの場合、接続器(フィードバック制御回路)506はフィードバックパス507をオンとし、固定分周器505の出力510cと反転/非反転器504の制御端子510bとの間を接続する。
Claims (11)
- 入力端子に与えられる入力クロック信号を制御端子に与えられる信号のレベルに応じて反転/非反転し、この反転/非反転された信号中の所定のパルス幅を下回るパルス幅を有するクロックパルスを無効なクロックパルスとして扱い、前記反転/非反転された信号中の前記所定のパルス幅を上回るパルス幅を有するクロックパルスを有効なクロックパルスとして扱い、前記有効なクロックパルスにおける前記入力クロック信号の一方向の変化点に応ずる変化点に基づいて、前記反転/非反転された信号を予め定められた分周数により分周し、この分周した信号を出力クロック信号として出力端子より出力する信号処理工程と、
前記出力端子と前記制御端子との間に形成され前記制御端子に戻す信号の通路をなすフィードバックパスを外部からの制御信号に応じて接続/遮断する工程と、
前記入力端子に与えられた信号が前記フィードバックパスを通り前記制御端子に戻されるまでの遅延時間を前記入力クロック信号のパルス幅よりも大きくする遅延工程と
を有することを特徴とする可変分周方法。 - 請求項1に記載された可変分周方法において、
前記信号処理工程は、
前記制御端子に与えられる信号のレベルに応じて前記入力端子に与えられる前記入力クロック信号を反転/非反転し分周前クロック信号として出力する工程と、
前記分周前クロック信号中の所定のパルス幅を下回るパルス幅を有するクロックパルスを無効なクロックパルスとして扱い、前記分周前クロック信号中の前記所定のパルス幅を上回るパルス幅を有するクロックパルスを有効なクロックパルスとして扱い、前記有効なクロックパルスにおける前記入力クロック信号の一方向の変化点に応ずる変化点に基づいて、前記分周前クロック信号を予め定められた分周数により分周し、この分周した信号を前記出力クロック信号として出力する工程と
を有することを特徴とする可変分周方法。 - 請求項1に記載された可変分周方法において、
前記信号処理工程は、
前記制御端子に与えられる信号のレベルに応じて前記入力端子に与えられる前記入力クロック信号を反転/非反転し、この反転/非反転された信号中の所定のパルス幅を下回るパルス幅を有するクロックパルスを無効なクロックパルスとして扱い、前記反転/非反転された信号中の前記所定のパルス幅を上回るパルス幅を有するクロックパルスを有効なクロックパルスとして扱い、前記有効なクロックパルスだけを分周前クロック信号として出力する工程と、
前記分周前クロック信号をその信号中のクロックパルスの前記入力クロック信号の一方向の変化点に応ずる変化点に基づいて予め定められた分周数により分周し前記出力クロック信号として出力する工程と
を有することを特徴とする可変分周方法。 - 請求項1に記載された可変分周方法において、
前記所定のパルス幅は、前記入力クロック信号のパルス幅よりも小さいパルス幅であることを特徴とする可変分周方法。 - 入力端子と制御端子と出力端子とを有し、前記入力端子に与えられる入力クロック信号を前記制御端子に与えられる信号のレベルに応じて反転/非反転し、この反転/非反転された信号中の所定のパルス幅を下回るパルス幅を有するクロックパルスを無効なクロックパルスとして扱い、前記反転/非反転された信号中の前記所定のパルス幅を上回るパルス幅を有するクロックパルスを有効なクロックパルスとして扱い、前記有効なクロックパルスにおける前記入力クロック信号の一方向の変化点に応ずる変化点に基づいて、前記反転/非反転された信号を予め定められた分周数により分周し、この分周した信号を出力クロック信号として前記出力端子より出力する信号処理器と、
前記信号処理器の出力端子と制御端子との間に形成され前記制御端子に戻す信号の通路をなすフィードバックパスを外部からの制御信号に応じて接続/遮断する接続器とを備え、
前記信号処理器の入力端子に与えられた信号が前記フィードバックパスを通り前記制御端子に戻されるまでの遅延時間が前記入力クロック信号のパルス幅よりも大きくされている
ことを特徴とする可変分周器。 - 請求項5に記載された可変分周器において、
前記信号処理器は、
前記制御端子に与えられる信号のレベルに応じて前記入力端子に与えられる前記入力クロック信号を反転/非反転し分周前クロック信号として出力する反転/非反転器と、
この反転/非反転器からの分周前クロック信号中の所定のパルス幅を下回るパルス幅を有するクロックパルスを無効なクロックパルスとして扱い、前記分周前クロック信号中の前記所定のパルス幅を上回るパルス幅を有するクロックパルスを有効なクロックパルスとして扱い、前記有効なクロックパルスにおける前記入力クロック信号の一方向の変化点に応ずる変化点に基づいて、前記分周前クロック信号を予め定められた分周数により分周し、この分周した信号を前記出力クロック信号として出力する固定分周器と
を備えていることを特徴とする可変分周器。 - 請求項5に記載された可変分周器において、
前記信号処理器は、
前記制御端子に与えられる信号のレベルに応じて前記入力端子に与えられる前記入力クロック信号を反転/非反転し、この反転/非反転された信号中の所定のパルス幅を下回るパルス幅を有するクロックパルスを無効なクロックパルスとして扱い、前記反転/非反転された信号中の前記所定のパルス幅を上回るパルス幅を有するクロックパルスを有効なクロックパルスとして扱い、前記有効なクロックパルスだけを分周前クロック信号として出力する反転/非反転器と、
この反転/非反転器からの分周前クロック信号をその信号中のクロックパルスの前記入力クロック信号の一方向の変化点に応ずる変化点に基づいて予め定められた分周数により分周し前記出力クロック信号として出力する固定分周器と
を備えていることを特徴とする可変分周器。 - 請求項5に記載された可変分周器において、
前記所定のパルス幅は、前記入力クロック信号のパルス幅よりも小さいパルス幅であることを特徴とする可変分周器。 - 請求項6又は7に記載された可変分周器において、
前記反転/非反転器は、排他的論理和回路であることを特徴とする可変分周器。 - 請求項6又は7に記載された可変分周器において、
前記入力端子は、前記入力クロック信号として互いに逆位相のクロック信号が与えられる第1の入力端子と第2の入力端子とを備え、
前記反転/非反転器は、前記制御端子に与えられる信号のレベルに応じて、前記第1および第2の入力端子に与えられる前記クロック信号の入出力経路を切り替えることにより、前記入力クロック信号の反転/非反転を行う
ことを特徴とする可変分周器。 - 請求項5に記載された可変分周器において、
前記フィードバックパスに、前記遅延時間を前記入力クロック信号のパルス幅よりも大きくする遅延手段が設けられていることを特徴とする可変分周器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003142518 | 2003-05-20 | ||
JP2003142518 | 2003-05-20 | ||
PCT/JP2004/006628 WO2004105247A1 (ja) | 2003-05-20 | 2004-05-17 | 可変分周方法および可変分周器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004105247A1 JPWO2004105247A1 (ja) | 2006-07-20 |
JP4077483B2 true JP4077483B2 (ja) | 2008-04-16 |
Family
ID=33475060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005506330A Expired - Fee Related JP4077483B2 (ja) | 2003-05-20 | 2004-05-17 | 可変分周方法および可変分周器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7180341B2 (ja) |
EP (1) | EP1626501B1 (ja) |
JP (1) | JP4077483B2 (ja) |
KR (1) | KR100617489B1 (ja) |
CN (1) | CN100345381C (ja) |
DE (1) | DE602004029669D1 (ja) |
WO (1) | WO2004105247A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4856458B2 (ja) * | 2006-03-28 | 2012-01-18 | 富士通株式会社 | 高速動的周波数分周器 |
US7719327B2 (en) * | 2007-02-13 | 2010-05-18 | Mediatek Inc. | Low-noise frequency divider |
TWI357719B (en) * | 2008-06-25 | 2012-02-01 | Richwave Technology Corp | Triple division ratio divider,programmable divider |
US9748959B2 (en) | 2012-03-12 | 2017-08-29 | Micron Technology, Inc. | Circuits, apparatuses, and methods for frequency division |
CN105811971B (zh) * | 2014-12-29 | 2018-11-06 | 京微雅格(北京)科技有限公司 | 基于计数器的可变频时钟源和fpga器件 |
CN105262462B (zh) * | 2015-10-21 | 2018-03-20 | 圣邦微电子(北京)股份有限公司 | 一种用于集成电路的数字延时实现方法及电路 |
CN107222206B (zh) * | 2017-05-23 | 2019-11-05 | 电子科技大学 | 一种高速可编程任意整数分频器 |
CN110346625B (zh) * | 2019-07-08 | 2021-05-14 | 电子科技大学 | 一种可调分频器的触发信号产生方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4837721A (en) * | 1986-06-30 | 1989-06-06 | Itt Defense Communications, A Division Of Itt Corporation | Digital divider with integer and fractional division capability |
US5422584A (en) * | 1992-09-30 | 1995-06-06 | The United States Of America As Represented By The Secretary Of The Navy | Variable phase sine wave generator for active phased arrays |
FR2764139B1 (fr) * | 1997-05-29 | 1999-07-23 | Alsthom Cge Alcatel | Dispositif de division de frequence a prediviseur suivi d'un compteur programmable, prediviseur et synthetiseur de frequence correspondants |
EP0903859B1 (de) * | 1997-09-18 | 2004-11-24 | Infineon Technologies AG | Frequenzteiler mit geringem Stromverbrauch |
DE59812404D1 (de) * | 1997-09-18 | 2005-01-27 | Infineon Technologies Ag | Frequenzteiler mit geringem Stromverbrauch |
JP3572908B2 (ja) * | 1997-11-19 | 2004-10-06 | 日本プレシジョン・サーキッツ株式会社 | 分周回路 |
-
2004
- 2004-05-17 KR KR1020057015131A patent/KR100617489B1/ko not_active IP Right Cessation
- 2004-05-17 JP JP2005506330A patent/JP4077483B2/ja not_active Expired - Fee Related
- 2004-05-17 EP EP04733432A patent/EP1626501B1/en not_active Expired - Lifetime
- 2004-05-17 WO PCT/JP2004/006628 patent/WO2004105247A1/ja active Application Filing
- 2004-05-17 DE DE602004029669T patent/DE602004029669D1/de not_active Expired - Lifetime
- 2004-05-17 US US10/545,718 patent/US7180341B2/en not_active Expired - Fee Related
- 2004-05-17 CN CNB2004800039909A patent/CN100345381C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1626501A1 (en) | 2006-02-15 |
US20060145736A1 (en) | 2006-07-06 |
US7180341B2 (en) | 2007-02-20 |
KR100617489B1 (ko) | 2006-09-01 |
EP1626501B1 (en) | 2010-10-20 |
CN100345381C (zh) | 2007-10-24 |
KR20050098946A (ko) | 2005-10-12 |
JPWO2004105247A1 (ja) | 2006-07-20 |
CN1748367A (zh) | 2006-03-15 |
EP1626501A4 (en) | 2006-08-02 |
DE602004029669D1 (de) | 2010-12-02 |
WO2004105247A1 (ja) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6375317B2 (ja) | 高速周波数分周の方法 | |
US6914460B1 (en) | Counter-based clock doubler circuits and methods | |
KR940007543B1 (ko) | 고속 프로그램가능 분주기 | |
US7551009B2 (en) | High-speed divider with reduced power consumption | |
US20070139088A1 (en) | High-speed divider with pulse-width control | |
JP4077483B2 (ja) | 可変分周方法および可変分周器 | |
JP4856458B2 (ja) | 高速動的周波数分周器 | |
JP4560039B2 (ja) | 直交クロック分周器 | |
JP2000059214A (ja) | Pll回路及びpll回路を内蔵した半導体集積回路 | |
US7012985B1 (en) | Frequency division of an oscillating signal involving a divisor fraction | |
US7521972B2 (en) | Fifty percent duty cycle clock divider circuit and method | |
JP2005012515A (ja) | 可変分周器 | |
CN108880532B (zh) | 一种基于特征状态反馈的整数和半整数分频器 | |
CN108365845B (zh) | 快速响应的无参考频率检测器 | |
JP3797345B2 (ja) | 遅延調整回路 | |
US7010714B1 (en) | Prescaler architecture capable of non integer division | |
KR101068628B1 (ko) | 클럭 발생 회로 | |
JP2011040934A (ja) | 分周回路 | |
KR100214565B1 (ko) | 필터 기능을 갖는 디엘엘(dll)회로 | |
US7518418B1 (en) | Ratio granularity clock divider circuit and method | |
JPH03261222A (ja) | 可変分周器 | |
JP2010178253A (ja) | パルス発生装置 | |
JPH05308279A (ja) | 同期カウンタのキャリ信号発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080131 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |