JPH03261222A - 可変分周器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、自動車電話器等に搭載され、安定で、かつ数
百ＭＨｚという高い周波数の信号を発生する周波数シン
セサイザを構成する可変分周器に関するものである。

（従来の技術） 従来、このような分野の技術としては、文献１；研究実
用化報告、旦１　［ｌ］　　（１９８２）ＮＴＴ、赤沢
等「新形移動機周波 数シンセサイザ用ＬＳＩＪＰ、１８１ １８４ 文献２：昭和６３年電子情報通信学会秋季全国大会集Ｃ
−１２３、重囲等ｒｌＧＨｚ ＧａＡｓ　　５ＣＦＬ　　可変分周器 低消費電流化の検討−ＪＰ、１０４ に記載されるものがあった。

周波数シンセサイザ゛は、前記文献ｌに記載されている
ように、安定でかつ高い周波数の信号を発生する高精度
な局部発振器であり、ＰＬＬ　（）ニーズ・ロック・ル
ープ）を用いたヘテロダイン方式、プリスケーラ分周方
式、パルススワロ方式等の種々の方式の周波数シンセサ
イザが提案されている。これらの方式のうち、パルスス
ワロ方式による周波数シンセサイザは、ＬＳＩ化により
シンセサイザの小型化、低消費電力化、無調整化が図れ
、かつシンセサイザの特性劣化が少ないという利点を有
している。その−楕或例を第２図に示す。

第２図は、前記文献１に記載された従来のパルススワロ
方式による周波数シンセサイザの一構成例を示すブロッ
ク図である。

この周波数シンセサイザは、水晶発振器１、固定分周器
２、可変分周器１０、位相比較器２０、ループフィルタ
２１．及び電圧制御発振器（以下、ＶＣＯという〉２２
のＰＬＬ回路により構成される。

この周波数シンセサイザでは、水晶発振器１からの発振
周波数が、固定分周器２で分周されて位相比較器２０に
与えられる。一方、ＶＣＯ２２から出力される発振周波
数は、出力端子２３へ出力されると共に、クロック信号
ＣＫとして可変分周器１０に与えられ、その可変分周器
１０で分周されて位相比較器２０へ入力される。位相比
較器２０は、固定分周器２の出力と可変分周器１０の出
力との位相比較を行い、その位相差をループフィルタ２
１を介してＶＣＯ２２へ与える。すると、ＶＣＯ２２で
゛は、ループフィルタ２１の出力に基づき発振周波数が
変化し、その発振周波数を出力端子２３から外部へ出力
する。

この種の周波数シンセサイザでは、ＬＳＩによる小型化
や低消費電力化等を図るうえで、可変分周器１０の構成
方法が重要である。この可変分周器１０は、２つの分周
モード÷Ｐ／÷Ｐ＋１を持つ２モジュラスプリスケーラ
（可変分周回路）１１と、その２モジュラスプリスケー
ラ１１の出力信号Ｓ１１を１／Ａに分周して２つの分周
モードの切換えを制御するための分周数切換信号ＭＣを
生成する分周数切換用のＡカウンタ１２と、出力信号Ｓ
ｌｌを１／Ｍ分周し、その出力信号８１３を位相比較器
２０へ与える分周数拡張用のＭカウンタ１３とで、構成
されている。

この可変分周器１０では、Ａカウンタ１２により、２モ
ジュラスプリスケーラ１１の出力信号Ｓ１１に同期した
分周数切換信号ＭＣがその２モジュラスプリスケーラ１
１へ入力される。２モジユラスプリスゲーラ１１では、
例えば分周数切換信号ＭＣの′°Ｈ“レベルの時、分周
数÷Ｐで、ＩＩＬ”レベルの時、分周数÷Ｐ＋１で、Ｖ
ＣＯ２２からのクロツク１言号ＣＫを分周し、その出力
信号Ｓ１１をＡカウンタ１２及びＭカウンタ１３へ与え
る。

すると、Ｍカウンタ１３では、出力信号Ｓｌｌを分周数
１／Ｍで分周して出力信号Ｓ１３を位相比較器２０へ与
える。従って、可変分周器１０の出力信号８１３は、ク
ロック信号ＣＫの（Ｍ−Ｐ十Ａ〉分周した信号となる。

（発明が解決しようとする課題〉 しかしながら、上記構成の可変分周器１０では、次のよ
うな課題があった。

従来の可変分周器１０において、２モジユラスプリスゲ
ーラ１工の分周数切換信号ＭＣは、Ｐ十１分周時、出力
信号Ｓｌｌの“Ｈ”レベル、“Ｌ“レベルのうち、Ｐ分
周に対し、伸長する側のレベルの始まり、即ち”°Ｈ゛
°レベルが伸長する時は、出力信号Ｓｌｌの立上がりエ
ツジ、ｉ＋　Ｌ　＋＋レベルが伸長する時は、出力信号
Ｓｌｌの立下がりエツジより２モジュラスプリスケーラ
１１のセットアツプ時間だけ前に、該分周数切換信号Ｍ
Ｃが２モジユラスプリスゲーラ１１に入力される必要が
ある。以下、前者の２モジュラスプリスケーラ１１を「
立上がりエツジプリスケーラ」、後者のものを「立下が
りエツジプリスケーラ」という。

２モジュラスプリスケーラ１１の出力信号Ｓ１１と、そ
れに同期したＡカウンタ１２からの分周数切換信号ＭＣ
との位相余裕は、Ａカウンタ１２が出力信号Ｓｌｌの立
上がりに同期して分周数切換信号ＭＣを出力する時は（
以下、このようなカウンタを「立上がり同期式カウンタ
」という〉、立上がりエツジプリスケーラよりも、立下
がり工ッジプリスケーラの方が、位相余裕が小さい。ま
た、Ａカウンタ１２が出力信号Ｓｌｌの立下がりに同期
して分周数切換信号ＭＣを出力する時は（以下、このよ
うなカウンタを「立下がり同期式カウンタ」という）、
立下がりエツジプリスケーラよりも、立上がりエツジプ
リスケーラの方が、位相余裕が小さくなる。

このように２モジュラスプリスケーラ１１とＡカウンタ
１２の組合わせについて、立上がりエツジプリスケーラ
と立下がり同期式カウンタとの組合わせ、あるいは立下
がりエツジプリスケーラと立上がり同期式カウンタとを
組合わせた時、Ａカウンタ１２の入力である出力信号Ｓ
ｌｌと、Ａカウンタ１２から２モジュラスプリスケーラ
エ１に入力される分周数切換信号ＭＣとの位相余裕が小
さくなり、それによって周波数シンセサイザが誤動作し
やすくなるという問題があった。

本発明は前記従来技術が持っていた課題として、２モジ
ュラスプリスケーラ出力と分周数切換信号との位相余裕
が小さくなって周波数シンセサイザが誤動作しやすくな
るという点について解決した可変分周器を提供するもの
である。

（課題を解決するための手段） 本発明は前記課題を解決するために、分周数切換信号に
より分周数が切換えられその切換えられた分周数でクロ
ック信号を分周する可変分周回路と、前記可変分周回路
の出力を分周して前記分周数切換信号を生成する分周数
切換用カウンタと、前記可変分周回路の出力を分周する
分周数拡張用カウンタとを備えた、周波数シンセサイザ
用の可変分周器において、制御信号に基づき前記可変分
周回路の出力の論理を反転または非反転して前記分周数
切換用カウンタ及び分周数拡張用カウンタへ与える論理
反転器を、設けたものである。

ここで、前記可変分周回路は、例えば２モジュラスプリ
スケーラで楕或し、その２モジュラスプリスケーラを、
前記分周数切換用カウンタ、分周数拡張用カウンタ及び
論理反転器と共に、集積化して形成するか、あるいは別
個に形成するようにしても良い。

（作用〉 本発明によれば、以上のように周波数シンセサイザ用可
変分周器を構成したので、クロック信号が可変分周回路
に入力されると、可変分周回路は、分周数切換用カウン
タから出力される分周数切換信号【こ基づき分周数が切
換えられ、その分周数に基づきクロック信号を分周して
論理反転器に与える。論理反転器は、制御信号に基づき
可変分周回路の出力の論理を反転または非反転して分周
数切換用カウンタ及び分周数拡張用カウンタへ与える。

分周数切換用カウンタは、論理反転器の出力を分周して
その出力に同期した分周数切換信号を可変分周回路へ与
える。

すると、可変分周回路の分周数が切換わり、その分周数
に基づき可変分周回路がクロック信号を分周し、その出
力を論理反転器を介して分周数拡張用カウンタへ与える
。分周数拡張用カウンタでは、論理反転器の出力を分周
して出力する。このように可変分周回路と分周数切換用
カウンタとの各方式の任意の組合わせに対し、その組合
わせに応じて可変分周回路の出力を論理反転器で反転ま
たは非反転が行えるので、可変分周回路の出力と分周数
切換信号との位相余裕を大きくとることが可能となり、
それによって周波数シンセサイザの誤動作の防止が図れ
る。従って、前記課題を解決できるのである。

（実施例〉 第１図は、本発明の実施例を示すもので、可変分周器を
有するパルススワロ方式周波数シンセサイザの構成ブロ
ック図であり、従来の第２図中の要素と共通の要素には
共通の符号が付されている。

この周波数シンセサイザは、従来の第２図と同様に、水
晶発振器１の出力側に、固定分周器２、位相比較器２０
、ループフィルタ２１．ＶＣＯ２２、及び出力端子２３
が順に接続されている。そしてこの実施例が従来の第２
図と異なる点は、出力端子２３と位相比較器２０の入力
端子との間に接続される可変分周器３０の回＃！構成が
異なることである。

即ち、この可変分周器３０は、２つの分周モード÷Ｐ／
÷Ｐ＋１を用い、■Ｃ○２２からのクロック信号ＣＫを
分周して出力信号Ｓ３１を出力する２モジュラスプリス
ケーラ（可変分周回路〉３１と、外部の制御信号ＰＣに
より出力信号Ｓ３１の論理を反転または非反転する論理
反転器３４と、論理反転器３４の出力信号Ｓ３４を分周
数１／Ａで分周して２モジュラスプリスケーラ３１にお
ける２つの分周モードの切換えを制御するための分周数
切換信号ＭＣを出力する分周数切換用のＡカウンタ３２
と、論理反転器３４の出力信号Ｓ３４を分周数１／Ｍで
分周してその出力信号３３３を位相比較器２０へ与える
分周数拡張用のＭカウンタ３３とを備え、それらが例え
ば１チツプの集積回路で構成されている。

第３図は、第１図の可変分周器３０における２モジュラ
スプリスケーラ３１の一構成例を示す回路図である。

この２モジュラスプリスケーラ３１は、例えば前記文献
２に記載されているように、÷１２８／１２９の分周機
能を持つ可変分周回路であり、高速動作の安定性を図る
ために同期式シフトカウンタ構成の前段４０と、６４分
周のバイナリ分周動作を行うためにリップルカウンタ構
成の後段５０とで、構成されている。

前段４０は、÷２／３分周動作を行う２段のデイレイ型
フリップフロップ（以下、Ｄ−ＦＦという＞４１．４２
と、帰還信号が入力する２つの２人力のオアゲート（以
下、ＯＲゲートという）４３．４４とで構成されている
。後段５０は、縦続接続された６段のトリガ型フリップ
フロップ（以下、Ｔ−ＦＦという〉５１〜５６と、各段
のＴ−ＦＦ５１〜５６の出力とＡカウンタ３２からの分
周数切換信号ＭＣとの論理和をとって前段のＯＲゲート
４４へ帰還する３人力ＯＲゲート５７〜５９と、最終段
のＴ−ＦＦ５１の出力を駆動して出力信号Ｓ３１を出力
する出力バッファ６０とで、構成されている。

この２モジュラスブリスゲーラ３１は、Ａカウンタ３２
からの分周数切換信号ＭＣが（（ＨＩＩレベルの時、Ｖ
ＣＯ２２からのクロック信号ＣＫを１２８分周し、ｉｔ
　Ｈ＋＋レベル、１１　Ｌ　１１レベルがクロック６４
周期の出力信号Ｓ３１が得られる。また、分周数切換信
号ＭＣが、”＋Ｌｌ“レベルの時、クロック信号ＣＫを
１２９分周し、Ｈ”レベルがクロック６４周期、ＩＩ　
Ｌ　ＩＩレベルがクロック６５周期の出力信号Ｓ３１が
得られる。

第４図は、第１図における論理反転器３４の一構成例を
示す回路図である。

この論理反転器３４は、２つのインバータ７０７１と、
３つの２人力のノアゲート（以下、ＮＯＲゲートという
）７２〜７４とを備えている。２モジュラスプリスケー
ラ３１の出力信号Ｓ３１がインバータ７０の入力側に接
続されると共に、外部の制御信号ＰＣがインバータ７１
の入力側に接続され、さらに出力信号Ｓ３１と制御信号
ＰＣとが、ＮＯＲゲート７２の入力側に接続されている
。

インバータ７０と７１の出力（則がＮＯＲゲート７３の
入力側に接続され、ＮＯＲゲート７２と７３の出力側が
ＮＯＲゲート７４の入力側に接続され、そのＮＯＲゲー
ト７４から出力信号Ｓ３４が出力されるようになってい
る。

この論理反転器３４では、制御信号ＰＣが″“Ｌ”レベ
ルの時、インバータ７↑を介してＮＯＲゲート７３側が
閉じ、２モジュラスプリスケーラ３１からの出力信号Ｓ
３１をＮＯＲゲート７２及び７４を介して、そのままの
論理（即ち、非反転）の出力信号Ｓ３４の形で出力して
Ａカウンタ３２及びＭカウンタ３３に与える。また、制
御信号ＰＣがＩＩ　Ｈ！＋レベルの時、ＮＯＲゲート７
２側が閉じ、２モジュラスプリスケーラ３１からの出力
信号Ｓ３１がインバータ７０及びＮＯＲゲート７３．７
４を介して論理が反転された出力信号Ｓ３４が出力され
、その出力信号がＡカウンタ３２及び′Ｍカウンタ３３
に与えられる。

次に、以上のように構成される周波数シンセサイザの動
作を説明する。

第１図において、水晶発振器■から発振周波数が出力さ
れると、その周波数が固定分周器２で分周されて位相比
較器２０へ与えられる。一方、■ＣＯ２２の発振周波数
がクロック信号ＣＫの形で可変分周器３０内の２モジュ
ラスプリスケーラ３１に入力されると、クロック信号Ｃ
Ｋが２モジュラスプリスケーラ３１で゛÷Ｐ分周され、
その出力信号Ｓ３１が論理反転器３４でそのまま、また
は論理反転され、その論理反転器３４の出力信号Ｓ３４
がＡカウンタ３２及びＭカウンタ３３に入力される。Ｍ
カウンタ３３は、論理反転器３４の出力信号Ｓ３４、つ
まり２モジュラスプリスケーラ３１の出力を１／Ｍに分
周し、出力信号３３３を出力する。

この出力信号８３３の１周期の内、Ａカウンタ３２は、
論理反転器３４の出力信号Ｓ３４、つまり２モジュラス
プリスケーラ３１の出力のＡ周期分、その２モジュラス
プリスケーラ３１に、Ｐ十工分周への分周数切換信号Ｍ
Ｃを出力する。すると、２モジュラスプリスケーラ３１
は、クロック信号ＣＫをＰ＋１分周して出力信号Ｓ３１
を論理反転器３４へ与える。論理反転器３４の出力信号
Ｓ３４は、Ｍカウンタ３３で１／Ｍ分周される。

これにより、Ｍカウンタ３３からは、可変分周器出力と
してクロック信号ＣＫをＭ・Ｐ＋Ａ分周した出力信号８
３３を出力し、位相比較器２０へ与える。

位相比較器２０は、Ｍカウンタ３３の出力信号Ｓ３３と
固定分周器２の出力信号との位相比較を行い、その比較
結果をループフィルタ２１を介してＶＣＯ２２に帰還す
ることにより、ＶＣＯ２２の発振周波数をロックし、そ
のロックした発振周波数を出力端子２３から出力する。

第１図の可変分周器３０が正しく動作するためには、２
モジュラスプリスケーラ出力と、Ａカウンタ３２からの
帰還信号である分周数切換信号ＭＣどの位相余裕が大き
いことが必要である。そこで、この位相余裕について、
第５図（ａ＞、（ｂ）を参照しつつ以下説明する。

第５図（ａ＞、（ｂ）は第工図の動作を示すタイミング
チャートである。同図（ａ＞は、論理反転器３４の入力
制御信号ＰＣが１１　Ｌ　ＩＩレベルで、論理反転器３
４の出力信号Ｓ３４が２モジュラスプリスケーラ３１の
出力信号Ｓ３１と同−論理である場合（これは論理反転
器３４がない場合と同じ〉のタイミングチャートで゛あ
る。また、同図（ｂ）は、論理反転器３４への入力制御
信号ＰＣが“Ｈ”レベルで、論理反転器３４の出力信号
Ｓ３４が２モジュラスプリスケーラ３１の出力信号Ｓ３
１と反対の論理である場合のタイミングチャートである
。

例えば、立下がりエツジプリスケーラと、そのプリスケ
ーラ出力の立上がりに同期して分周数切換信号ＭＣを出
力するＡカウンタ３２とを用いた場合の位相余裕を説明
する。ここで、２モジュラスプリスケーラ３１は、分周
数切換信号ＭＣが“Ｌ′°レベルでＰ＋１分周、ＩＩ　
ＨＩＩレベルでＰ分周とし、初期状態で分周数切換信号
ＭＣが“ＬＩＴレベルでＰ＋１分周しているとする。

まず、第５図（ａ）のタイミングチャートにおいて、時
刻Ｔｌｌで、Ａカウンタ３２の入力である論理反転器３
４の出力信号Ｓ３４が“°Ｌパレベルから゛Ｈパレベル
になり、これに同期して分周数切換信号ＭＣのレベルが
、ある遅延時間Δτｄの後、時刻Ｔ１２で“′Ｈルベル
となる。遅延時間Δτｄは、集積回路の速度、基板の信
号線路等の遅延時間によって決定される。

分周数切換信号ＭＣがＨ°“レベルとなる時、時刻Ｔｌ
ｌから２モジユラスプリスゲーラ３１の出力信号Ｓ３１
の次の周期までに、分周数を切換えるためには、この２
モジュラスプリスケーラ３１は立下がりエツジプリスケ
ーラであるから、時刻Ｔ１４より２モジユラスプリスゲ
ーラ３１のセットアツプ時間Δτｓｅｔ前の時刻７１３
までに、分周数切換信号ＭＣのレベルが切換わる必要が
ある。時刻ＴｌｌからＴ１３までの時間Δτｍｌか分周
数切換信号ＭＣの位相余裕となる。

次に、第５図（ｂ）の場合、論理反転器３４の入力制御
信号ＰＣが“Ｈ゛レヘル、Ａカウンタ３２（こは２モジ
ュラスプリスケーラ３１の出力信号Ｓ３１の反転した論
理の信号が入力する。時刻Ｔ２１で、Ａカウンタ３２の
入力である論理反転器３４の出力信号Ｓ３４が“Ｌ”レ
ベルから゛′Ｈ′ルベルになり、これに同期して、分周
数切換信号ＭＣのレベルが第５図（ａ）と同様に、ある
遅延時間Δτｄの後、時刻Ｔ２２で“Ｈ″レベルなる。

この時、時刻Ｔ２１から２モジユラスプリスクーラ３１
の出力信号Ｓ３１の次の周期までに、分周数を切換える
ためには、この２モジュラスプリスケーラ３１は立下が
りエツジプリスケーラであるから、時刻Ｔ２４より２モ
ジユラスプリスゲーラ３１のセットアツプ時間Δτｓｅ
ｔ前の時刻Ｔ２３までに、分周数切換信号ＭＣのレベル
が切換わる必要がある。時刻Ｔ２１〜Ｔ２３までの時間
Δτｍ２が、分周数切換信号ＭＣの位相余裕となる。

ここで、第５図（ａ）の場合の時間Δτｍｌは出力信号
Ｓ３１の゛Ｈ゛°レベルの時間よりセットアツプ時間Δ
τｓｅｔを減じたものであり、また第５図（ｂ＞の時間
Δτｍ２は出力信号Ｓ３１の１周期の時間よりセットア
ツプ時間Δτｓｅｔを減じたものである。そのため、第
５図（ｂ）の場合は、論理反転器３４がない時と等価な
第５図（ａ＞の場合より、およそ２モジュラスプリスケ
ーラ３１の出力周期の半分の時間分だけ、位相余裕が大
きくなる。従って、論理反転器３４を設けることにより
、遅延時間Δτｄの変動等に対して可変分周器３０の動
作が安定する。

また、他の組合わせ例として、立上がりエツジプリスケ
ーラと、そのプリスケーラ出力の立下がりに同期して分
周数切換信号ＭＣを出力するＡカウンタ３２とを組合わ
せて用いた場合にも、制御信号ＰＣをＨ”レベルとし、
論理反転器３４によってＡカウンタ３２に入力する２モ
ジュラスプリスケーラ出力の論理を反転することにより
、前記の組合わせと同様の効果が得られる。

以上のように、本実施例では、２モジユラスプリスゲー
ラ３１の出力１則とＡカウンタ３２の入力側との間に、
論理反転器３４を設け、外部からの制御信号ＰＣによっ
て２モジュラスプリスケーラ３１の出力信号Ｓ３１の論
理をそのまま、または反転するようにした。そのため、
２モジュラスプリスケーラ３１とＡカウンタ３２との組
合わせについて、立上がりエツジプリスケーラまたは立
下がりエツジプリスケーラと、そのプリスケーラ分周数
切換用の立上がり同期式カウンタまたは立下がり同期式
カウンタとの、任意の組合わせに対し、制御信号ＰＣを
“Ｈ”レベルまたはＬ”レベルにすることにより、２モ
ジユラスプリスケ一ラ出力信号Ｓ３１と分周数切換信号
ＭＣとの位相余裕を大きくとることができ、周波数シン
セサイザの誤動作を的確に防止できる。

なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。

ｍ　　第工図の２モジュラスプリスケーラ３１は、÷Ｐ
／÷Ｐ＋１の分周回路で構成したが、第３図と異なる回
路構成にすることによって−”Ｐ／÷Ｐ＋ｎ　（但し、
ｎ＝２．３．・・・〉の分周機能を持つ可変分周回路で
構成しても良い。

（ｉｉ）　　論理反転器３４は、第４図以外の回路で構
成しても良い。例えば、インバータと並列に、アナログ
スイッチ等のスイッチ手段を接続し、そのスイッチ手段
を制御信号ＰＣによってオン、オフ制御することにより
、２モジュラスプリスケーラ出力の論理を反転または非
反転することも可能である。

（ｉｉｉ　）　　第１図では、２モジュラスプリスケー
ラ３１、Ａカウンタ３２、Ｍカウンタ３３及び論理反転
器３４を集積化して１チツプで構成したが、この周波数
シンセサイザの各部品の集積化方法は他の方法を採用す
ることも可能である。例えば、水晶発振器上、ループフ
ィルタ２１及び■Ｃ○２２はＬＳＩ化が難しいためこれ
らを除いて、高周波部の２モジュラスプリスケーラ３１
をバイポーラＩＣにより、低周波部の固定分周器２、位
相比較器２０、Ａカウンタ３２、Ｍカウンタ３３及び論
理反転器３４をＣＭＯ３−ＬＳＩにより実現しても良い
。

（ｉｖ）　　第１図の可変分周器３０以外のＶＣ０２２
等の回路に、他の回路を付加する等、種々の変形が可能
である。また本発明はパルススワロ方式以外の方式の周
波数シンセサイザにも適用可能である。

（発明の効果） 以上詳細に説明したように、本発明によれば、可変分周
回路の出力側と、分周数切換用カウンタの入力側との間
に、論理反転器を設け、制御信号によりその論理反転器
で、可変分周回路出力の論理を反転または非反転するよ
うにしたので、可変分周回路と分周数切換用カウンタと
の組合わせについて、立上がりエツジ型の可変分周回路
または立下がりエツジ型の可変分周回路と、分周数切換
信号を入力の立上がりに同期して出力する立上がり型の
分周数切換用カウンタまたは立下がりに同期して出力す
る立下がり型の分周数切換用カウンタとの、任意の組合
わせに対し、可変分周回路の出力と分周数切換信号との
位相余裕を大きくとることができる。そのため、周波数
シンセサイザの誤動作の発生を的確に防止でき、小型で
、低消費電力かつ低コストの周波数シンセサイザ用可変
分周器を実現できる。

可変分周回路を２モジユラスプリスゲーラで構成し、そ
の２モジユラスプリスゲーラを、分周数切換用カウンタ
、分周数拡張用カウンタ及び論理反転器と共に集積化し
て形成した場合、それをＰＬＬ回路に接続することによ
り、周波数シンセサイザを簡単に構成できる。また、２
モジュラスプリスケーラを、分周数切換用カウンタ、分
周数拡張用カウンタ及び論理反転器と別個に形成し、例
えば２モジュラスプリスケーラを高周波動作可能なバイ
ポーラＩＣにより構成し、その他を低消費電力と高集積
化が可能な低周波数のＣＭＯ８−ＬＳＩにより形成する
ことにより、より小型で、低消費電力かつ低コストの周
波数シンセサイザを構成することが可能となる。

【図面の簡単な説明】

第１図は本発明の実施例を示すパルススワロ方式の周波
数シンセサイザの構成ブロック図、第２図は従来のパル
ススワロ方式の周波数シンセサイザの構成ブロック図、
第３図は第１図における２モジュラスプリスケーラの構
成例を示す回路図、第４図は第１図における論理反転器
の構成例を示す回路図、第５図（ａ＞、（ｂ）は第１図
のタイミングチャートである。 １・・・・・・水晶発振器、２・・・・・・固定分周器
、２０・・・、・・位相比較器、２１・・・・・・ルー
プフィルタ、２２・・・・・・ＶＣＯ１３０・・・・・
・可変分周器、３１・・・・・・２モジュラスプリスケ
ーラ、３２・・・・・・Ａカウンタ、３３・・・・・・
Ｍカウンタ、３４・・・・・・論理反転器。

Claims (1)

1. 【特許請求の範囲】 １、分周数切換信号により分周数が切換えられその切換
   えられた分周数でクロック信号を分周する可変分周回路
   と、前記可変分周回路の出力を分周して前記分周数切換
   信号を生成する分周数切換用カウンタと、前記可変分周
   回路の出力を分周する分周数拡張用カウンタとを備えた
   、周波数シンセサイザ用の可変分周器において、 制御信号に基づき前記可変分周回路の出力の論理を反転
   または非反転して前記分周数切換用カウンタ及び分周数
   拡張用カウンタへ与える論理反転器を、 設けたことを特徴とする可変分周器。 ２、請求項１記載の可変分周器において、 前記可変分周回路を２モジュラスプリスケーラで構成し
   、その２モジュラスプリスケーラを、前記分周数切換用
   カウンタ、分周数拡張用カウンタ及び論理反転器と共に
   集積化して形成、または別個に形成したことを特徴とす
   る可変分周器。