JPWO2002099971A1 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JPWO2002099971A1 JPWO2002099971A1 JP2003502957A JP2003502957A JPWO2002099971A1 JP WO2002099971 A1 JPWO2002099971 A1 JP WO2002099971A1 JP 2003502957 A JP2003502957 A JP 2003502957A JP 2003502957 A JP2003502957 A JP 2003502957A JP WO2002099971 A1 JPWO2002099971 A1 JP WO2002099971A1
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- circuit
- signal
- phase
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
- H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Abstract
ＰＬＬ又はＤＬＬ用の位相比較回路を含む半導体集積回路において、位相比較回路の不感帯をなくすと共にチャージポンプ回路の出力電流のオフセットを防ぐことにより、ＰＬＬ又はＤＬＬ全体のロック精度が改善される。この半導体集積回路は、第１のクロック信号の位相が第２のクロック信号の位相よりも所定の値以上遅れている場合に、その位相差に応じて第１の位相差信号を活性化すると共に、第１のクロック信号の位相が第２のクロック信号の位相よりも所定の値以上進んでいる場合に、その位相差に応じて第２の位相差信号を活性化する第１の回路と、第１のクロック信号のエッジが第２のクロック信号のエッジよりも遅れている場合に第１のパルス信号を活性化すると共に、第１のクロック信号のエッジが第２のクロック信号のエッジよりも進んでいる場合に第２のパルス信号を活性化する第２の回路と、第１の位相差信号と第１のパルス信号とを合成する第３の回路と、第２の位相差信号と第２のパルス信号とを合成する第４の回路とを含む。
Description
技術分野
本発明は、２つのクロック信号の位相差を検出する位相比較回路を含む半導体集積回路に関し、特に、ＰＬＬ（フェーズロックドループ）又はＤＬＬ（ディレイロックドループ）用の位相比較回路を含む半導体集積回路に関する。
背景技術
例えば、記録データを再生する再生回路や伝送データを受信する受信回路においては、入力データに同期したクロック信号を発生するために、電圧制御発振器と位相比較回路とを組み合わせたＰＬＬ（フェーズロックドループ）や、電圧制御遅延素子と位相比較回路とを組み合わせたＤＬＬ（ディレイロックドループ）が用いられている。
図１に、従来の位相比較回路を用いたＰＬＬ回路の構成を示す。このＰＬＬ回路は、参照クロック信号ＲＥＦの位相とクロック信号ＣＬＫの位相とを比較して、位相差に応じたＵＰ信号及びＤＯＷＮ信号を出力する位相比較回路１と、位相比較回路１から出力されるＵＰ信号及びＤＯＷＮ信号に従って出力電流ＩＰＤＩを供給するチャージポンプ回路５と、ローパス特性を有し、チャージポンプ回路５の出力電流ＩＰＤＩを制御電圧ＶＣＴＬに変換するループフィルタ６と、制御電圧ＶＣＴＬによって制御される周波数で発振してクロック信号ＣＬＫを出力するＶＣＯ（電圧制御発振器）７とを含んでいる。
図２に、図１に示す位相比較回路の構成を示す。図２に示すように、位相比較回路１は、２つのフリップフロップ１１及び１２と、ＡＮＤ回路１３とを含んでいる。
これらのフリップフロップ１１及び１２のデータ入力端子Ｄには、ハイレベルの信号“１”が供給されている。フリップフロップ１１は、クロック入力端子ＣＫに供給されている参照クロック信号ＲＥＦの立ち上がりに同期してハイレベルのＵＰ信号を出力し、フリップフロップ１２は、クロック入力端子ＣＫに供給されているクロック信号ＣＬＫの立ち上がりに同期してハイレベルのＤＯＷＮ信号を出力する。
ＡＮＤ回路１３は、ＵＰ信号とＤＯＷＮ信号の両方がハイレベルとなったときに、フリップフロップ１１及び１２のクリア端子ＣＬＲにハイレベルの信号を供給する。これにより、フリップフロップ１１及び１２がクリアされて、ＵＰ信号とＤＯＷＮ信号の両方がローレベルとなる。
その結果、クロック信号ＣＬＫの位相が参照クロック信号ＲＥＦの位相よりも遅れている場合には、位相比較回路１は、参照クロック信号ＲＥＦの立ち上がりからクロック信号ＣＬＫの立ち上がりまでの間、ハイレベルのＵＰ信号を出力する。一方、クロック信号ＣＬＫの位相が参照クロック信号ＲＥＦの位相よりも進んでいる場合には、位相比較回路１は、クロック信号ＣＬＫの立ち上がりから参照クロック信号ＲＥＦの立ち上がりまでの間、ハイレベルのＤＯＷＮ信号を出力する。
しかしながら、位相比較回路１が出力可能なＵＰ信号及びＤＯＷＮ信号の最小パルス幅は、使用する製造技術によって決まり、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの位相差の絶対値がその最小パルス幅以下の場合には、ＵＰ信号もＤＯＷＮ信号も出力されない不感帯が存在する。図３に、位相比較回路に不感帯が存在する場合における２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係を示す。
ところで、位相比較回路１の不感帯をなくすために、ＡＮＤ回路１３の遅延時間を大きくすることが考えられる。そのようにすれば、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの位相差が小さい場合に、ＵＰ信号とＤＯＷＮ信号の両方についてパルスが出力され、チャージポンプ回路５は、それらのパルス幅の差に基づいて出力電流ＩＰＤＩを供給することができる。ただし、チャージポンプ回路５の動作においては、次に述べるような問題が生じる。
図４に、図１に示すチャージポンプ回路の構成を示す。図４に示すように、チャージポンプ回路５は、ＵＰ信号を反転するインバータ５１と、反転されたＵＰ信号に基づいて電流を供給するＰチャネルトランジスタＱ１と、ＤＯＷＮ信号に基づいて電流を供給するＮチャネルトランジスタＱ２と、定電流源５２及び５３とを含んでいる。ここで、定電流源５２及び５３は、通常、ある程度以上の電圧が印加されないと、定電流源として動作しなくなる。定電流源５２及び５３が定電流源として動作しなくなれば、トランジスタＱ１及びＱ２において、正しく電流の差し引きを行うことができない。
即ち、トランジスタＱ１が電源電位ＶＤＤ付近で動作する場合には、トランジスタＱ１に接続されている定電流源５２に印加される電圧が小さくなるため、トランジスタＱ１がオン状態のときに流れる電流は定常値よりも小さくなる。同様に、トランジスタＱ２が電源電位ＶＳＳ付近で動作する場合には、トランジスタＱ２に接続されている定電流源５３に印加される電圧が小さくなるため、トランジスタＱ２がオン状態のときに流れる電流は定常値よりも小さくなる。このように定電流源５２及び５３が正常に動作しない場合には、図５に示すように、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの位相差がゼロとなる位置において、チャージポンプ回路５の出力電流ＩＰＤＩがゼロにならなくなる。
上記のように、位相比較回路の特性に不感帯が存在する場合や、位相比較回路の特性に不感帯が存在しなくてもチャージポンプ回路の定電流源が正常に動作しない場合には、クロック信号ＣＬＫのジッタが大きくなったり、参照クロック信号ＲＥＦに対してクロック信号ＣＬＫの位相にオフセットが生じるという問題があった。
発明の開示
そこで、上記の点に鑑み、本発明の目的は、ＰＬＬ又はＤＬＬ用の位相比較回路を含む半導体集積回路において、位相比較回路の不感帯をなくすと共にチャージポンプ回路の出力電流のオフセットを防ぐことにより、ＰＬＬ又はＤＬＬ全体のロック精度を改善することである。
以上の課題を解決するため、本発明に係る半導体集積回路は、第１のクロック信号及び第２のクロック信号を受けて、第１のクロック信号の位相が第２のクロック信号の位相よりも所定の値以上遅れている場合に、第１のクロック信号と第２のクロック信号との位相差に応じて第１の位相差信号を活性化すると共に、第１のクロック信号の位相が第２のクロック信号の位相よりも所定の値以上進んでいる場合に、該位相差に応じて第２の位相差信号を活性化する第１の回路と、第１のクロック信号及び第２のクロック信号を受けて、第１のクロック信号のエッジが第２のクロック信号のエッジよりも遅れている場合に第１のパルス信号を活性化すると共に、第１のクロック信号のエッジが第２のクロック信号のエッジよりも進んでいる場合に第２のパルス信号を活性化する第２の回路と、第１の回路から出力される第１の位相差信号と第２の回路から出力される第１のパルス信号とを合成する第３の回路と、第１の回路から出力される第２の位相差信号と第２の回路から出力される第２のパルス信号とを合成する第４の回路とを具備する。
本発明によれば、第１のクロック信号と第２のクロック信号との位相差の検出において不感帯を有する第１の回路と、第１のクロック信号のエッジと第２のクロック信号のエッジの先後を判断する第２の回路とを組み合わせることにより、位相比較回路の不感帯をなくすと共にチャージポンプ回路の出力電流のオフセットを防ぐことができる。
発明を実施するための最良の形態
図６は、本発明の第１の実施形態に係る半導体集積回路に含まれている位相比較回路を用いたＰＬＬ回路のブロック図である。
図６に示すように、このＰＬＬ回路は、参照クロック信号ＲＥＦの位相とクロック信号ＣＬＫの位相とを比較して、位相差に応じたＵＰ信号及びＤＯＷＮ信号を出力する位相比較回路１０と、位相比較回路１０から出力されるＵＰ信号及びＤＯＷＮ信号に従って出力電流ＩＰＤＩを供給するチャージポンプ回路５と、ローパス特性を有し、チャージポンプ回路５から供給される出力電流ＩＰＤＩを制御電圧ＶＣＴＬに変換するループフィルタ６と、制御電圧ＶＣＴＬによって制御される周波数で発振してクロック信号ＣＬＫを出力するＶＣＯ（電圧制御発振器）７とを含んでいる。
ここで、位相比較回路１０は、参照クロック信号ＲＥＦの位相とクロック信号ＣＬＫの位相とを比較して、位相差に応じた位相差信号ＵＰ０及びＤＯＷＮ０を出力する位相比較回路１と、クロック信号ＣＬＫの立ち上がりエッジが参照クロック信号ＲＥＦの立ち上がりエッジよりも遅い場合にパルス信号ＵＰ１を出力し、クロック信号ＣＬＫの立ち上がりエッジが参照クロック信号ＲＥＦの立ち上がりエッジよりも早い場合にパルス信号ＤＯＷＮ１を出力する調停回路２と、位相差信号ＵＰ０とパルス信号ＵＰ１とを合成して出力する合成回路３と、位相差信号ＤＯＷＮ０とパルス信号ＤＯＷＮ１とを合成して出力する合成回路４とを含んでいる。
位相比較回路１は、図２に示すものと同様である。クロック信号ＣＬＫの位相が参照クロック信号ＲＥＦの位相よりも遅れている場合には、位相比較回路１は、参照クロック信号ＲＥＦが立ち上がってからクロック信号ＣＬＫが立ち上がるまでの間、ハイレベルのＵＰ信号を出力する。一方、クロック信号ＣＬＫの位相が参照クロック信号ＲＥＦの位相よりも進んでいる場合には、位相比較回路１は、クロック信号ＣＬＫが立ち上がってから参照クロック信号ＲＥＦが立ち上がるまでの間、ハイレベルのＤＯＷＮ信号を出力する。
位相比較回路１において、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの位相差の絶対値が製造技術によって決まる最小パルス幅以下の場合には、ＵＰ信号もＤＯＷＮ信号も出力されない不感帯が存在する（図３参照）。しかしながら、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの位相差がゼロである場合には、ＵＰ信号もＤＯＷＮ信号も出力されないので、チャージポンプ回路５の出力電流ＩＰＤＩがゼロとなってオフセットを生じない。なお、チャージポンプ回路５の構成は、図４に示すものと同様である。
図７に、図６に示す調停回路の構成を示す。図７に示すように、調停回路２は、エッジ検出回路８と、パルス発生回路９とによって構成されている。エッジ検出回路８は、ＮＡＮＤ回路８１及び８２と、ＰチャネルトランジスタＱ３及びＮチャネルトランジスタＱ４とによって構成される第１のインバータと、ＰチャネルトランジスタＱ５及びＮチャネルトランジスタＱ６とによって構成される第２のインバータとを含んでいる。また、パルス発生回路９は、インバータ９１〜９６と、ＡＮＤ回路９７及び９８とを含んでいる。
９７及び９８とを含んでいる。
図８Ａに示すように、参照クロック信号ＲＥＦの立ち上がりエッジがクロック信号ＣＬＫの立ち上がりエッジよりも進んでいる場合について説明する。参照クロック信号ＲＥＦがハイレベルになると、ＮＡＮＤ回路８１の出力はローレベルとなる。次に、クロック信号ＣＬＫがハイレベルとなった時点で、第１のインバータの出力がハイレベルとなる。一方、ＮＡＮＤ回路８１の出力は、ハイレベルを維持する。これにより、パルス発生回路９において、インバータ９１〜９３の遅延時間に相当するパルス幅を有するパルス信号ＵＰ１が、ＡＮＤ回路９７から出力される。
図８Ｂに示すように、クロック信号ＣＬＫの立ち上がりエッジが参照クロック信号ＲＥＦの立ち上がりエッジよりも進んでいる場合について説明する。クロック信号ＣＬＫがハイレベルになると、ＮＡＮＤ回路８２の出力はローレベルとなる。次に、参照クロック信号ＲＥＦがハイレベルとなった時点で、第２のインバータの出力がハイレベルとなる。一方、ＮＡＮＤ回路８２の出力はハイレベルを維持する。これにより、パルス発生回路９において、インバータ９４〜９６の遅延時間に相当するパルス幅を有するパルス信号ＤＯＷＮ１が、ＡＮＤ回路９８から出力される。
図９に、図７に示す調停回路を用いた場合の２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係を示す。図７に示す調停回路は、参照クロック信号ＲＥＦとクロック信号ＣＬＫの順序のみに応じて、一定のパルス幅を有するパルス信号を出力する。従って、これらのパルス信号をチャージポンプ回路に入力すると、チャージポンプ回路は、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの位相差が負のときには正の一定電流を出力し、位相差が正のときには負の一定電流を出
再び図６を参照すると、位相比較回路１０においては、位相比較回路１から出力される位相差信号ＵＰ０及びＤＯＷＮ０と、調停回路２から出力されるパルス信号ＵＰ１及びＤＯＷＮ１とを、合成回路３及び４によってそれぞれ合成することにより、ＵＰ信号及びＤＯＷＮ信号を生成する。合成回路３及び４としては、例えば、ＯＲ回路を用いることができる。
図１０Ａ〜１０Ｄに、図６に示す位相比較回路１０における各信号の波形を示す。
図１０Ａ及び１０Ｂは、参照クロック信号ＲＥＦの位相がクロック信号ＣＬＫの位相よりも進んでいる場合における各信号の波形を示している。図１０Ａにおいては、位相差の絶対値Δｔが大きく、ＵＰ信号がハイレベルとなる期間は、位相差信号ＵＰ０によって決定される。図１０Ｂにおいては、位相差の絶対値Δｔが小さく、ＵＰ信号がハイレベルとなる期間は、パルス信号ＵＰ１によって決定される。
図１０Ｃ及び１０Ｄは、クロック信号ＣＬＫの位相が参照クロック信号ＲＥＦの位相よりも進んでいる場合における各信号の波形を示している。図１０Ｃにおいては、位相差の絶対値Δｔが小さく、ＤＯＷＮ信号がハイレベルとなる期間は、パルス信号ＤＯＷＮ１によって決定される。図１０Ｄにおいては、位相差の絶対値Δｔが大きく、ＤＯＷＮ信号がハイレベルとなる期間は、位相差信号ＤＯＷＮ０によって決定される。
このようにして生成されたＵＰ信号及びＤＯＷＮ信号を用いてチャージポンプ回路５を駆動すると、２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係は、図３に示す特性と図９に示す特性とを足し合わせた特性となる。図１１に、図６に示すＰＬＬ回路における２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係を示す。位相比較回路１の不感帯の外側においては、２つのクロック信号の位相差に応じてチャージポンプ回路の出力電流が変化し、不感帯の内側においては、調停回路２の特性により、位相差が正か負かによってチャージポンプ回路の出力電流の極性が変化する。
本実施形態においては、位相比較回路１０によってチャージポンプ回路５を駆動することにより、チャージポンプ回路５の出力電流がゼロになる不感帯が存在せず、クロック信号ＣＬＫの位相と参照クロック信号ＲＥＦの位相とが一致した場合における出力電流のオフセットも生じない。従って、チャージポンプ回路５から供給される出力電流ＩＰＤＩをループフィルタ６によって制御電圧ＶＣＴＬに変換し、この制御電圧ＶＣＴＬを用いてＶＣＯ７を制御することにより、位相比較回路の不感帯によるジッタや、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの間の位相オフセットを低減したＰＬＬを実現できる。
次に、本発明の第２の実施形態について説明する。
図１２は、本発明の第２の実施形態に係る半導体集積回路に含まれている位相比較回路を用いたＤＬＬ回路のブロック図である。このＤＬＬ回路は、図６に示すＶＣＯ７を、可変遅延回路２０に置き換えたものである。
可変遅延回路２０は、参照クロック信号ＲＥＦを入力し、ループフィルタ６から出力される制御電圧ＶＣＴＬによって制御される遅延時間で参照クロック信号ＲＥＦを遅延させ、遅延した参照クロック信号ＲＥＦをクロック信号ＣＬＫとして出力する。また、可変遅延回路２０は、遅延時間が制御電圧によって制御される複数の遅延素子を含むように構成しても良い。その場合には、それらの遅延素子から多相クロック信号を出力することができる。多相クロック信号は、例えば、高速シリアル伝送データをデコードするために用いられる。
本実施形態においては、位相比較回路１０によってチャージポンプ回路５を駆動することにより、チャージポンプ回路５の出力電流がゼロになる不感帯が存在せず、クロック信号ＣＬＫの位相と参照クロック信号ＲＥＦの位相が一致した場合における出力電流のオフセットも生じない。従って、チャージポンプ回路５から供給される出力電流ＩＰＤＩをループフィルタ６によって制御電圧ＶＣＴＬ変換し、この制御電圧ＶＣＴＬを用いて可変遅延回路２０を制御することにより、位相比較回路の不感帯によるジッタや、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの間の位相オフセットを低減したＤＬＬを実現できる。
以上説明したように、本発明によれば、ＰＬＬ又はＤＬＬ用の位相比較回路を含む半導体集積回路において、位相比較回路の不感帯をなくすと共にチャージポンプ回路の出力電流のオフセットを防ぐことができる。これにより、クロック信号のジッタやオフセットを低減し、ＰＬＬ又はＤＬＬ全体のロック精度を改善することが可能である。
本発明は実施形態に基づいて説明されたが、本発明は上述の実施形態に限定されることなく、特許請求の範囲に記載される範囲内で、自由に変形・変更可能である。
産業上の利用可能性
本発明は、入力データに同期したクロック信号を発生するＰＬＬ又はＤＬＬにおいて利用することができる。
【図面の簡単な説明】
本発明の利点及び特徴は、以下の詳細な説明と図面とを関連させて考察すれば明らかになる。これらの図面において、同じ参照番号は同じ構成要素を指している。
図１は、従来の位相比較回路を用いたＰＬＬ回路の構成を示すブロック図である。
図２は、図１に示す位相比較回路の構成を示す回路図である。
図３は、位相比較回路に不感帯が存在する場合における２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係を示す図である。
図４は、図１に示すチャージポンプ回路の構成を示す回路図である。
図５は、定電流源が正常に動作しない場合における２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係を示す図である。
図６は、本発明の第１の実施形態に係る半導体集積回路に含まれている位相比較回路を用いたＰＬＬ回路のブロック図である。
図７は、図６に示す調停回路の構成を示す回路図である。
図８Ａ及び８Ｂは、図７に示す調停回路における入出力信号の波形を示すタイミングチャートである。
図９は、図７に示す調停回路を用いた場合の２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係を示す図である。
図１０Ａ〜１０Ｄは、図６に示す位相比較回路における各信号の波形を示すタイミングチャートである。
図１１は、図６に示すＰＬＬ回路における２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係を示す図である。
図１２は、本発明の第２の実施形態に係る半導体集積回路に含まれている位相比較回路を用いたＤＬＬ回路のブロック図である。
本発明は、２つのクロック信号の位相差を検出する位相比較回路を含む半導体集積回路に関し、特に、ＰＬＬ（フェーズロックドループ）又はＤＬＬ（ディレイロックドループ）用の位相比較回路を含む半導体集積回路に関する。
背景技術
例えば、記録データを再生する再生回路や伝送データを受信する受信回路においては、入力データに同期したクロック信号を発生するために、電圧制御発振器と位相比較回路とを組み合わせたＰＬＬ（フェーズロックドループ）や、電圧制御遅延素子と位相比較回路とを組み合わせたＤＬＬ（ディレイロックドループ）が用いられている。
図１に、従来の位相比較回路を用いたＰＬＬ回路の構成を示す。このＰＬＬ回路は、参照クロック信号ＲＥＦの位相とクロック信号ＣＬＫの位相とを比較して、位相差に応じたＵＰ信号及びＤＯＷＮ信号を出力する位相比較回路１と、位相比較回路１から出力されるＵＰ信号及びＤＯＷＮ信号に従って出力電流ＩＰＤＩを供給するチャージポンプ回路５と、ローパス特性を有し、チャージポンプ回路５の出力電流ＩＰＤＩを制御電圧ＶＣＴＬに変換するループフィルタ６と、制御電圧ＶＣＴＬによって制御される周波数で発振してクロック信号ＣＬＫを出力するＶＣＯ（電圧制御発振器）７とを含んでいる。
図２に、図１に示す位相比較回路の構成を示す。図２に示すように、位相比較回路１は、２つのフリップフロップ１１及び１２と、ＡＮＤ回路１３とを含んでいる。
これらのフリップフロップ１１及び１２のデータ入力端子Ｄには、ハイレベルの信号“１”が供給されている。フリップフロップ１１は、クロック入力端子ＣＫに供給されている参照クロック信号ＲＥＦの立ち上がりに同期してハイレベルのＵＰ信号を出力し、フリップフロップ１２は、クロック入力端子ＣＫに供給されているクロック信号ＣＬＫの立ち上がりに同期してハイレベルのＤＯＷＮ信号を出力する。
ＡＮＤ回路１３は、ＵＰ信号とＤＯＷＮ信号の両方がハイレベルとなったときに、フリップフロップ１１及び１２のクリア端子ＣＬＲにハイレベルの信号を供給する。これにより、フリップフロップ１１及び１２がクリアされて、ＵＰ信号とＤＯＷＮ信号の両方がローレベルとなる。
その結果、クロック信号ＣＬＫの位相が参照クロック信号ＲＥＦの位相よりも遅れている場合には、位相比較回路１は、参照クロック信号ＲＥＦの立ち上がりからクロック信号ＣＬＫの立ち上がりまでの間、ハイレベルのＵＰ信号を出力する。一方、クロック信号ＣＬＫの位相が参照クロック信号ＲＥＦの位相よりも進んでいる場合には、位相比較回路１は、クロック信号ＣＬＫの立ち上がりから参照クロック信号ＲＥＦの立ち上がりまでの間、ハイレベルのＤＯＷＮ信号を出力する。
しかしながら、位相比較回路１が出力可能なＵＰ信号及びＤＯＷＮ信号の最小パルス幅は、使用する製造技術によって決まり、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの位相差の絶対値がその最小パルス幅以下の場合には、ＵＰ信号もＤＯＷＮ信号も出力されない不感帯が存在する。図３に、位相比較回路に不感帯が存在する場合における２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係を示す。
ところで、位相比較回路１の不感帯をなくすために、ＡＮＤ回路１３の遅延時間を大きくすることが考えられる。そのようにすれば、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの位相差が小さい場合に、ＵＰ信号とＤＯＷＮ信号の両方についてパルスが出力され、チャージポンプ回路５は、それらのパルス幅の差に基づいて出力電流ＩＰＤＩを供給することができる。ただし、チャージポンプ回路５の動作においては、次に述べるような問題が生じる。
図４に、図１に示すチャージポンプ回路の構成を示す。図４に示すように、チャージポンプ回路５は、ＵＰ信号を反転するインバータ５１と、反転されたＵＰ信号に基づいて電流を供給するＰチャネルトランジスタＱ１と、ＤＯＷＮ信号に基づいて電流を供給するＮチャネルトランジスタＱ２と、定電流源５２及び５３とを含んでいる。ここで、定電流源５２及び５３は、通常、ある程度以上の電圧が印加されないと、定電流源として動作しなくなる。定電流源５２及び５３が定電流源として動作しなくなれば、トランジスタＱ１及びＱ２において、正しく電流の差し引きを行うことができない。
即ち、トランジスタＱ１が電源電位ＶＤＤ付近で動作する場合には、トランジスタＱ１に接続されている定電流源５２に印加される電圧が小さくなるため、トランジスタＱ１がオン状態のときに流れる電流は定常値よりも小さくなる。同様に、トランジスタＱ２が電源電位ＶＳＳ付近で動作する場合には、トランジスタＱ２に接続されている定電流源５３に印加される電圧が小さくなるため、トランジスタＱ２がオン状態のときに流れる電流は定常値よりも小さくなる。このように定電流源５２及び５３が正常に動作しない場合には、図５に示すように、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの位相差がゼロとなる位置において、チャージポンプ回路５の出力電流ＩＰＤＩがゼロにならなくなる。
上記のように、位相比較回路の特性に不感帯が存在する場合や、位相比較回路の特性に不感帯が存在しなくてもチャージポンプ回路の定電流源が正常に動作しない場合には、クロック信号ＣＬＫのジッタが大きくなったり、参照クロック信号ＲＥＦに対してクロック信号ＣＬＫの位相にオフセットが生じるという問題があった。
発明の開示
そこで、上記の点に鑑み、本発明の目的は、ＰＬＬ又はＤＬＬ用の位相比較回路を含む半導体集積回路において、位相比較回路の不感帯をなくすと共にチャージポンプ回路の出力電流のオフセットを防ぐことにより、ＰＬＬ又はＤＬＬ全体のロック精度を改善することである。
以上の課題を解決するため、本発明に係る半導体集積回路は、第１のクロック信号及び第２のクロック信号を受けて、第１のクロック信号の位相が第２のクロック信号の位相よりも所定の値以上遅れている場合に、第１のクロック信号と第２のクロック信号との位相差に応じて第１の位相差信号を活性化すると共に、第１のクロック信号の位相が第２のクロック信号の位相よりも所定の値以上進んでいる場合に、該位相差に応じて第２の位相差信号を活性化する第１の回路と、第１のクロック信号及び第２のクロック信号を受けて、第１のクロック信号のエッジが第２のクロック信号のエッジよりも遅れている場合に第１のパルス信号を活性化すると共に、第１のクロック信号のエッジが第２のクロック信号のエッジよりも進んでいる場合に第２のパルス信号を活性化する第２の回路と、第１の回路から出力される第１の位相差信号と第２の回路から出力される第１のパルス信号とを合成する第３の回路と、第１の回路から出力される第２の位相差信号と第２の回路から出力される第２のパルス信号とを合成する第４の回路とを具備する。
本発明によれば、第１のクロック信号と第２のクロック信号との位相差の検出において不感帯を有する第１の回路と、第１のクロック信号のエッジと第２のクロック信号のエッジの先後を判断する第２の回路とを組み合わせることにより、位相比較回路の不感帯をなくすと共にチャージポンプ回路の出力電流のオフセットを防ぐことができる。
発明を実施するための最良の形態
図６は、本発明の第１の実施形態に係る半導体集積回路に含まれている位相比較回路を用いたＰＬＬ回路のブロック図である。
図６に示すように、このＰＬＬ回路は、参照クロック信号ＲＥＦの位相とクロック信号ＣＬＫの位相とを比較して、位相差に応じたＵＰ信号及びＤＯＷＮ信号を出力する位相比較回路１０と、位相比較回路１０から出力されるＵＰ信号及びＤＯＷＮ信号に従って出力電流ＩＰＤＩを供給するチャージポンプ回路５と、ローパス特性を有し、チャージポンプ回路５から供給される出力電流ＩＰＤＩを制御電圧ＶＣＴＬに変換するループフィルタ６と、制御電圧ＶＣＴＬによって制御される周波数で発振してクロック信号ＣＬＫを出力するＶＣＯ（電圧制御発振器）７とを含んでいる。
ここで、位相比較回路１０は、参照クロック信号ＲＥＦの位相とクロック信号ＣＬＫの位相とを比較して、位相差に応じた位相差信号ＵＰ０及びＤＯＷＮ０を出力する位相比較回路１と、クロック信号ＣＬＫの立ち上がりエッジが参照クロック信号ＲＥＦの立ち上がりエッジよりも遅い場合にパルス信号ＵＰ１を出力し、クロック信号ＣＬＫの立ち上がりエッジが参照クロック信号ＲＥＦの立ち上がりエッジよりも早い場合にパルス信号ＤＯＷＮ１を出力する調停回路２と、位相差信号ＵＰ０とパルス信号ＵＰ１とを合成して出力する合成回路３と、位相差信号ＤＯＷＮ０とパルス信号ＤＯＷＮ１とを合成して出力する合成回路４とを含んでいる。
位相比較回路１は、図２に示すものと同様である。クロック信号ＣＬＫの位相が参照クロック信号ＲＥＦの位相よりも遅れている場合には、位相比較回路１は、参照クロック信号ＲＥＦが立ち上がってからクロック信号ＣＬＫが立ち上がるまでの間、ハイレベルのＵＰ信号を出力する。一方、クロック信号ＣＬＫの位相が参照クロック信号ＲＥＦの位相よりも進んでいる場合には、位相比較回路１は、クロック信号ＣＬＫが立ち上がってから参照クロック信号ＲＥＦが立ち上がるまでの間、ハイレベルのＤＯＷＮ信号を出力する。
位相比較回路１において、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの位相差の絶対値が製造技術によって決まる最小パルス幅以下の場合には、ＵＰ信号もＤＯＷＮ信号も出力されない不感帯が存在する（図３参照）。しかしながら、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの位相差がゼロである場合には、ＵＰ信号もＤＯＷＮ信号も出力されないので、チャージポンプ回路５の出力電流ＩＰＤＩがゼロとなってオフセットを生じない。なお、チャージポンプ回路５の構成は、図４に示すものと同様である。
図７に、図６に示す調停回路の構成を示す。図７に示すように、調停回路２は、エッジ検出回路８と、パルス発生回路９とによって構成されている。エッジ検出回路８は、ＮＡＮＤ回路８１及び８２と、ＰチャネルトランジスタＱ３及びＮチャネルトランジスタＱ４とによって構成される第１のインバータと、ＰチャネルトランジスタＱ５及びＮチャネルトランジスタＱ６とによって構成される第２のインバータとを含んでいる。また、パルス発生回路９は、インバータ９１〜９６と、ＡＮＤ回路９７及び９８とを含んでいる。
９７及び９８とを含んでいる。
図８Ａに示すように、参照クロック信号ＲＥＦの立ち上がりエッジがクロック信号ＣＬＫの立ち上がりエッジよりも進んでいる場合について説明する。参照クロック信号ＲＥＦがハイレベルになると、ＮＡＮＤ回路８１の出力はローレベルとなる。次に、クロック信号ＣＬＫがハイレベルとなった時点で、第１のインバータの出力がハイレベルとなる。一方、ＮＡＮＤ回路８１の出力は、ハイレベルを維持する。これにより、パルス発生回路９において、インバータ９１〜９３の遅延時間に相当するパルス幅を有するパルス信号ＵＰ１が、ＡＮＤ回路９７から出力される。
図８Ｂに示すように、クロック信号ＣＬＫの立ち上がりエッジが参照クロック信号ＲＥＦの立ち上がりエッジよりも進んでいる場合について説明する。クロック信号ＣＬＫがハイレベルになると、ＮＡＮＤ回路８２の出力はローレベルとなる。次に、参照クロック信号ＲＥＦがハイレベルとなった時点で、第２のインバータの出力がハイレベルとなる。一方、ＮＡＮＤ回路８２の出力はハイレベルを維持する。これにより、パルス発生回路９において、インバータ９４〜９６の遅延時間に相当するパルス幅を有するパルス信号ＤＯＷＮ１が、ＡＮＤ回路９８から出力される。
図９に、図７に示す調停回路を用いた場合の２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係を示す。図７に示す調停回路は、参照クロック信号ＲＥＦとクロック信号ＣＬＫの順序のみに応じて、一定のパルス幅を有するパルス信号を出力する。従って、これらのパルス信号をチャージポンプ回路に入力すると、チャージポンプ回路は、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの位相差が負のときには正の一定電流を出力し、位相差が正のときには負の一定電流を出
再び図６を参照すると、位相比較回路１０においては、位相比較回路１から出力される位相差信号ＵＰ０及びＤＯＷＮ０と、調停回路２から出力されるパルス信号ＵＰ１及びＤＯＷＮ１とを、合成回路３及び４によってそれぞれ合成することにより、ＵＰ信号及びＤＯＷＮ信号を生成する。合成回路３及び４としては、例えば、ＯＲ回路を用いることができる。
図１０Ａ〜１０Ｄに、図６に示す位相比較回路１０における各信号の波形を示す。
図１０Ａ及び１０Ｂは、参照クロック信号ＲＥＦの位相がクロック信号ＣＬＫの位相よりも進んでいる場合における各信号の波形を示している。図１０Ａにおいては、位相差の絶対値Δｔが大きく、ＵＰ信号がハイレベルとなる期間は、位相差信号ＵＰ０によって決定される。図１０Ｂにおいては、位相差の絶対値Δｔが小さく、ＵＰ信号がハイレベルとなる期間は、パルス信号ＵＰ１によって決定される。
図１０Ｃ及び１０Ｄは、クロック信号ＣＬＫの位相が参照クロック信号ＲＥＦの位相よりも進んでいる場合における各信号の波形を示している。図１０Ｃにおいては、位相差の絶対値Δｔが小さく、ＤＯＷＮ信号がハイレベルとなる期間は、パルス信号ＤＯＷＮ１によって決定される。図１０Ｄにおいては、位相差の絶対値Δｔが大きく、ＤＯＷＮ信号がハイレベルとなる期間は、位相差信号ＤＯＷＮ０によって決定される。
このようにして生成されたＵＰ信号及びＤＯＷＮ信号を用いてチャージポンプ回路５を駆動すると、２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係は、図３に示す特性と図９に示す特性とを足し合わせた特性となる。図１１に、図６に示すＰＬＬ回路における２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係を示す。位相比較回路１の不感帯の外側においては、２つのクロック信号の位相差に応じてチャージポンプ回路の出力電流が変化し、不感帯の内側においては、調停回路２の特性により、位相差が正か負かによってチャージポンプ回路の出力電流の極性が変化する。
本実施形態においては、位相比較回路１０によってチャージポンプ回路５を駆動することにより、チャージポンプ回路５の出力電流がゼロになる不感帯が存在せず、クロック信号ＣＬＫの位相と参照クロック信号ＲＥＦの位相とが一致した場合における出力電流のオフセットも生じない。従って、チャージポンプ回路５から供給される出力電流ＩＰＤＩをループフィルタ６によって制御電圧ＶＣＴＬに変換し、この制御電圧ＶＣＴＬを用いてＶＣＯ７を制御することにより、位相比較回路の不感帯によるジッタや、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの間の位相オフセットを低減したＰＬＬを実現できる。
次に、本発明の第２の実施形態について説明する。
図１２は、本発明の第２の実施形態に係る半導体集積回路に含まれている位相比較回路を用いたＤＬＬ回路のブロック図である。このＤＬＬ回路は、図６に示すＶＣＯ７を、可変遅延回路２０に置き換えたものである。
可変遅延回路２０は、参照クロック信号ＲＥＦを入力し、ループフィルタ６から出力される制御電圧ＶＣＴＬによって制御される遅延時間で参照クロック信号ＲＥＦを遅延させ、遅延した参照クロック信号ＲＥＦをクロック信号ＣＬＫとして出力する。また、可変遅延回路２０は、遅延時間が制御電圧によって制御される複数の遅延素子を含むように構成しても良い。その場合には、それらの遅延素子から多相クロック信号を出力することができる。多相クロック信号は、例えば、高速シリアル伝送データをデコードするために用いられる。
本実施形態においては、位相比較回路１０によってチャージポンプ回路５を駆動することにより、チャージポンプ回路５の出力電流がゼロになる不感帯が存在せず、クロック信号ＣＬＫの位相と参照クロック信号ＲＥＦの位相が一致した場合における出力電流のオフセットも生じない。従って、チャージポンプ回路５から供給される出力電流ＩＰＤＩをループフィルタ６によって制御電圧ＶＣＴＬ変換し、この制御電圧ＶＣＴＬを用いて可変遅延回路２０を制御することにより、位相比較回路の不感帯によるジッタや、クロック信号ＣＬＫと参照クロック信号ＲＥＦとの間の位相オフセットを低減したＤＬＬを実現できる。
以上説明したように、本発明によれば、ＰＬＬ又はＤＬＬ用の位相比較回路を含む半導体集積回路において、位相比較回路の不感帯をなくすと共にチャージポンプ回路の出力電流のオフセットを防ぐことができる。これにより、クロック信号のジッタやオフセットを低減し、ＰＬＬ又はＤＬＬ全体のロック精度を改善することが可能である。
本発明は実施形態に基づいて説明されたが、本発明は上述の実施形態に限定されることなく、特許請求の範囲に記載される範囲内で、自由に変形・変更可能である。
産業上の利用可能性
本発明は、入力データに同期したクロック信号を発生するＰＬＬ又はＤＬＬにおいて利用することができる。
【図面の簡単な説明】
本発明の利点及び特徴は、以下の詳細な説明と図面とを関連させて考察すれば明らかになる。これらの図面において、同じ参照番号は同じ構成要素を指している。
図１は、従来の位相比較回路を用いたＰＬＬ回路の構成を示すブロック図である。
図２は、図１に示す位相比較回路の構成を示す回路図である。
図３は、位相比較回路に不感帯が存在する場合における２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係を示す図である。
図４は、図１に示すチャージポンプ回路の構成を示す回路図である。
図５は、定電流源が正常に動作しない場合における２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係を示す図である。
図６は、本発明の第１の実施形態に係る半導体集積回路に含まれている位相比較回路を用いたＰＬＬ回路のブロック図である。
図７は、図６に示す調停回路の構成を示す回路図である。
図８Ａ及び８Ｂは、図７に示す調停回路における入出力信号の波形を示すタイミングチャートである。
図９は、図７に示す調停回路を用いた場合の２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係を示す図である。
図１０Ａ〜１０Ｄは、図６に示す位相比較回路における各信号の波形を示すタイミングチャートである。
図１１は、図６に示すＰＬＬ回路における２つのクロック信号の位相差とチャージポンプ回路の出力電流との関係を示す図である。
図１２は、本発明の第２の実施形態に係る半導体集積回路に含まれている位相比較回路を用いたＤＬＬ回路のブロック図である。
Claims (3)
- 第１のクロック信号及び第２のクロック信号を受けて、第１のクロック信号の位相が第２のクロック信号の位相よりも所定の値以上遅れている場合に、第１のクロック信号と第２のクロック信号との位相差に応じて第１の位相差信号を活性化すると共に、第１のクロック信号の位相が第２のクロック信号の位相よりも所定の値以上進んでいる場合に、該位相差に応じて第２の位相差信号を活性化する第１の回路と、
第１のクロック信号及び第２のクロック信号を受けて、第１のクロック信号のエッジが第２のクロック信号のエッジよりも遅れている場合に第１のパルス信号を活性化すると共に、第１のクロック信号のエッジが第２のクロック信号のエッジよりも進んでいる場合に第２のパルス信号を活性化する第２の回路と、
前記第１の回路から出力される第１の位相差信号と前記第２の回路から出力される第１のパルス信号とを合成する第３の回路と、
前記第１の回路から出力される第２の位相差信号と前記第２の回路から出力される第２のパルス信号とを合成する第４の回路と、
を具備する半導体集積回路。 - 前記第２の回路が、第１のクロック信号のエッジが第２のクロック信号のエッジよりも遅れている場合に、第１のクロック信号と第２のクロック信号との位相差に関わらずに第１のパルス信号を一定の期間活性化すると共に、第１のクロック信号のエッジが第２のクロック信号のエッジよりも進んでいる場合に、第１のクロック信号と第２のクロック信号との位相差に関わらずに第２のパルス信号を一定の期間活性化する、請求項１記載の半導体集積回路。
- 前記第３の回路が、前記第１の回路から出力される第１の位相差信号と前記第２の回路から出力される第１のパルス信号との論理和を求めるＯＲ回路を含み、前記第４の回路が、前記第１の回路から出力される第２の位相差信号と前記第２の回路から出力される第２のパルス信号との論理和を求めるＯＲ回路を含む、請求項１記載の半導体集積回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001162684 | 2001-05-30 | ||
| JP2001162684 | 2001-05-30 | ||
| PCT/JP2002/005159 WO2002099971A1 (fr) | 2001-05-30 | 2002-05-28 | Circuit integre a semi-conducteur |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2002099971A1 true JPWO2002099971A1 (ja) | 2004-09-24 |
| JP3779713B2 JP3779713B2 (ja) | 2006-05-31 |
Family
ID=19005775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003502957A Expired - Fee Related JP3779713B2 (ja) | 2001-05-30 | 2002-05-28 | 半導体集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6774679B2 (ja) |
| JP (1) | JP3779713B2 (ja) |
| CN (1) | CN1217486C (ja) |
| TW (1) | TW543300B (ja) |
| WO (1) | WO2002099971A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100531469B1 (ko) * | 2003-01-09 | 2005-11-28 | 주식회사 하이닉스반도체 | 지연고정 정보저장부를 구비한 아날로그 지연고정루프 |
| US7443941B2 (en) * | 2003-01-22 | 2008-10-28 | Rambus Inc. | Method and system for phase offset cancellation in systems using multi-phase clocks |
| US7098696B2 (en) * | 2003-07-31 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit and semiconductor integrated circuit |
| KR100537196B1 (ko) * | 2004-03-05 | 2005-12-16 | 주식회사 하이닉스반도체 | 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법 |
| JP3993860B2 (ja) * | 2004-04-19 | 2007-10-17 | 富士通株式会社 | Ｄｌｌ回路 |
| KR100537202B1 (ko) * | 2004-05-06 | 2005-12-16 | 주식회사 하이닉스반도체 | 지연고정루프의 지연고정상태 정보의 이용이 가능한반도체 소자 |
| JP4673613B2 (ja) * | 2004-12-02 | 2011-04-20 | エルピーダメモリ株式会社 | Ｐｌｌ回路 |
| US7427900B2 (en) * | 2004-12-30 | 2008-09-23 | Silicon Laboratories Inc. | Integrated PLL loop filter and charge pump |
| US7468788B2 (en) * | 2005-06-21 | 2008-12-23 | Stheno Corporation | Systems and methods for chiral detection and analysis |
| JP2007274081A (ja) * | 2006-03-30 | 2007-10-18 | Mitsubishi Electric Corp | 位相同期ループ形周波数シンセサイザ |
| US8212610B2 (en) * | 2008-09-19 | 2012-07-03 | Altera Corporation | Techniques for digital loop filters |
| JP5314143B2 (ja) * | 2009-07-24 | 2013-10-16 | ザインエレクトロニクス株式会社 | クロックデータ復元装置 |
| CN114512079A (zh) * | 2020-11-16 | 2022-05-17 | 群创光电股份有限公司 | 电子装置 |
| US20220206987A1 (en) * | 2020-12-30 | 2022-06-30 | Stmicroelectronics International N.V. | Data bridge for interfacing source synchronous datapaths with unknown clock phases |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721064B2 (ja) | 1974-06-07 | 1982-05-04 | ||
| JP2768708B2 (ja) | 1988-12-17 | 1998-06-25 | 株式会社日立製作所 | 位相同期回路およびこれに用いるチャージポンプならびに位相同期回路の運転方法 |
| JP2522413B2 (ja) * | 1989-10-17 | 1996-08-07 | 日本電気株式会社 | 位相周波数比較器 |
| JPH05206845A (ja) | 1992-01-24 | 1993-08-13 | Hitachi Ltd | 位相同期回路 |
| US5315186A (en) * | 1992-07-31 | 1994-05-24 | Sony Electronics Inc. | Frequency and phase lock detector |
| US5455540A (en) * | 1994-10-26 | 1995-10-03 | Cypress Semiconductor Corp. | Modified bang-bang phase detector with ternary output |
| JPH098655A (ja) | 1995-06-16 | 1997-01-10 | Hitachi Ltd | 周波数シンセサイザー |
| JP4198303B2 (ja) * | 2000-06-15 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | Ｆｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザの位相誤差除去方法及びＦｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザ |
-
2002
- 2002-05-28 WO PCT/JP2002/005159 patent/WO2002099971A1/ja active Application Filing
- 2002-05-28 US US10/333,021 patent/US6774679B2/en not_active Expired - Fee Related
- 2002-05-28 JP JP2003502957A patent/JP3779713B2/ja not_active Expired - Fee Related
- 2002-05-28 CN CN02801888.5A patent/CN1217486C/zh not_active Expired - Fee Related
- 2002-05-29 TW TW091111499A patent/TW543300B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW543300B (en) | 2003-07-21 |
| US6774679B2 (en) | 2004-08-10 |
| JP3779713B2 (ja) | 2006-05-31 |
| CN1463491A (zh) | 2003-12-24 |
| CN1217486C (zh) | 2005-08-31 |
| US20030174003A1 (en) | 2003-09-18 |
| WO2002099971A1 (fr) | 2002-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7302026B2 (en) | Clock recovery circuit and electronic device using a clock recovery circuit | |
| US8358160B2 (en) | Clock signal generation circuit | |
| US5889828A (en) | Clock reproduction circuit and elements used in the same | |
| KR940001724B1 (ko) | 위상동기회로 | |
| KR100668360B1 (ko) | 위상 주파수 검출기 | |
| US6225831B1 (en) | Phase detector | |
| JP3779713B2 (ja) | 半導体集積回路 | |
| US6940937B2 (en) | Scalable high-speed precision frequency and phase synthesis | |
| JP5332328B2 (ja) | クロック及びデータ復元回路 | |
| US20060145772A1 (en) | Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages | |
| JP3755663B2 (ja) | 半導体集積回路 | |
| JPH08102661A (ja) | デジタル制御発振機 | |
| US6653876B2 (en) | Method and apparatus for synthesizing a clock signal using a compact and low power delay locked loop (DLL) | |
| US20070040621A1 (en) | Voltage controlled oscillator using dual gated asymmetrical FET devices | |
| US8138800B2 (en) | Phase detecting circuit and PLL circuit | |
| US6496042B1 (en) | Phase comparator for identifying and returning a non-return-to-zero receiving signal | |
| JP4597681B2 (ja) | 時間サイクルサプレッサを用いた低ロック時間遅延ロックループ | |
| KR20070071142A (ko) | 지연 고정 루프 기반의 주파수 체배기 | |
| US7622959B2 (en) | Phase comparator and semiconductor device with phase comparator | |
| JP3080389B2 (ja) | クロツク発生回路及び本回路を用いた情報処理装置 | |
| JP2000295097A (ja) | 位相比較回路 | |
| US9337818B1 (en) | Buffer circuit for voltage controlled oscillator | |
| KR100336760B1 (ko) | 위상 주파수 검출기 | |
| KR100408685B1 (ko) | 2개의 위상 출력을 갖는 페이스 락 루프 회로 | |
| JPH10242851A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051028 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060302 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |