JPH098655A

JPH098655A - 周波数シンセサイザー

Info

Publication number: JPH098655A
Application number: JP7149976A
Authority: JP
Inventors: Masaru Kokubo; 優小久保; Kazuyuki Hori; 一行堀; Hiroshi Kishida; 浩岸田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-06-16
Filing date: 1995-06-16
Publication date: 1997-01-10

Abstract

(57)【要約】（修正有）【目的】閉ループ帯域周波数を可変にすることにより、
高速収束と帯域外雑音を抑圧した安定な発振とを切り替
えることのできるＰＬＬ周波数シンセサイザーを提供す
る。【構成】２種類の位相比較器（オーバーラップ出力位相
比較器６とノンオーバーラップ出力位相比較器７）とそ
れぞれの位相比較器により駆動される第１および第２の
のチャージポンプ８，９とチャージポンプの出力を平滑
化するループフィルタ３とループフィルタ３の出力によ
り発振周波数を制御されるＶＣＯ５と予め与えられた分
周数に応じてＶＣＯ５出力を分周するプログラマブル分
周器４から構成され、プログラマブル分周器４の出力が
２つの位相比較器６，７の入力となり、基準信号との位
相比較が行われるよう構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、移動通信端末のような
小型な局部発振回路が必要となる通信装置の発振回路に
関し、特に高速で周波数切り替えが要求され、しかも、
帯域外雑音等を十分に抑圧して、安定な発振が必要なデ
ジタル方式移動通信端末等の発振回路に関する。

【０００２】

【従来の技術】図２に、従来のＰＬＬ（Phase Locked L
oop）を用いた周波数シンセサイザーを示す。ＰＬＬを
用いた周波数シンセサイザーは、基準信号と電圧制御発
振器５（ＶＣＯ）の出力をプログラマブル分周器４にて
分周した出力との位相を比較する位相比較器１と、位相
比較結果を注入電流または引込み電流に変換するチャー
ジポンプ２と、閉ループ帯域を決定するループフィルタ
３と、ループフィルタ３の出力により発振周波数を制御
される電圧制御発振器５とから構成される。ＰＬＬを用
いた周波数シンセサイザーは高い周波数分解能が得られ
るので、携帯用無線端末の内部発振器として数多く適用
されている。

【０００３】一方、近年の携帯電話等の需要増加に対応
して、無線端末の通話可能回線数を増加させる必要があ
る。そこで、周波数利用効率を増加させるために時分割
多重通信方式（ＴＤＭＡ）が開発されている。ＴＤＭＡ
を適用した無線端末の場合、ＰＬＬを用いた周波数シン
セサイザーは、各タイムスロット毎に異なる発振周波数
を発振する必要があるため、高速な周波数切り替えが要
求される。

【０００４】しかし、従来のＰＬＬを用いた周波数シン
セサイザーは、チャージポンプ２とループフィルタ３に
よる大きな時定数が存在し、周波数切り替え時間を制約
する要因となっている。周波数切り替え時間を短縮する
ため、チャージポンプ２の電流を大きく設定して、ルー
プフィルタ３による時定数を小さく設定すると、基準信
号との比較動作により発生するスプリアス成分が増大す
る等の問題が発生する。これに対し、ＲＦＤｅｓｉｇ
ｎ '９３年２月号の “A Flexible Fractional-Ｎ Fre
quency Synthesizer for Digital ＲＦ Communication"
（Jonathan Stilwell）に示されるような、周波数切り
替え後の一定時間の間はチャージポンプ２の電流を大き
く設定し、一定時間後に小さなチャージポンプ電流に変
更する方式や特開平５−２７６０３１号に示されるよう
にループ状態検出回路を用いてチャージポンプ２の電流
値を切り替える方式等が提案されている。

【０００５】しかしながら、これら方式では、チャージ
ポンプ２の電流を切り替えるときに不連続な周波数の飛
びが観測される。かかる不連続な周波数の飛びの原因と
しては、チャージポンプの電流を切り替える際に用いて
いるスイッチ等のフィードスルー雑音やリーク電流によ
る定常位相誤差の急激な変化が原因として考えられる。
従来のＰＬＬを用いた周波数シンセサイザーにおいて
は、不連続な周波数の飛びがバーストフレーム内の位相
変動をもたらすため、送信系の安定性を評価する項目で
ある変調精度を劣化させる等の課題が存在する。

【０００６】

【発明が解決しようとする課題】ＰＬＬを用いた周波数
シンセサイザーにおいて、発振周波数の安定性と周波数
切り替え時間の短縮は互いに矛盾する課題である。上述
した従来のＰＬＬを用いた周波数シンセサイザーでは、
チャージポンプの電流を切り替える際に不連続な周波数
の飛びが発生する。したがって、本発明の解決課題は、
チャージポンプの電流をＰＬＬ周波数シンセサイザーの
収束位相からのずれである位相誤差に応じて制御し、不
連続な周波数の飛びを発生させることなく、周波数切り
替え時に大きな電流値をチャージポンプから発生させ、
収束後の位相誤差が小さくなったときは小さな電流値を
チャージポンプから発生させる周波数シンセサイザーを
実現することにある。

【０００７】

【課題を解決するための手段】チャージポンプの電流を
変化させる手段として周波数切り替え時に発振周波数の
不連続な飛びが発生するスイッチ等の非線形素子を用い
ず、連続的な電流変化を実現する方法として、オーバー
ラップ出力位相比較器とノンオーバーラップ出力位相比
較器とを組合せ、各位相比較器にそれぞれ対応したチャ
ージポンプを駆動させることにより、上述した課題を解
決することが可能となる。ここで、オーバーラップ出力
位相比較器は、収束後、２つの入力信号間の位相差がほ
ぼ零になった場合でも、ある一定幅を持った制御信号が
出力される回路構成とする。一方、ノンオーバーラップ
出力位相比較器は、収束後、２つの入力信号間の位相差
がゼロになった場合、制御信号が出力されない回路構成
とする。

【０００８】具体的には、外部から指定された任意の分
周数にて電圧制御発振器の出力を分周する分周器と、分
周器の出力の位相と任意の基準信号の位相とを比較する
位相比較器と、位相比較器からの第１の制御信号によっ
て制御される第１のチャージポンプと、位相比較器から
の第２の制御信号によって制御される第２のチャージポ
ンプと、第１のチャージポンプの出力と第２のチャ−ジ
ポンプの出力とを結合した信号を帯域制限するループフ
ィルタとから周波数シンセサイザを構成し、電圧制御発
振器がその発振周波数をループフィルタの出力にて制御
され、第１の制御信号が第１のチャージポンプを高い電
圧へ制御する信号と低い電圧へ制御する信号とを同時に
発生する状態を有し、第２の制御信号が第２のチャージ
ポンプを高い電圧へ制御する信号と低い電圧へ制御する
信号のどちらか一方だけを発生することにより、上述し
た課題を解決することができる。

【０００９】また、外部から指定された任意の分周数に
て電圧制御発振器の出力を分周する分周器と、分周器の
出力の位相と任意の基準信号の位相とを比較する第１の
位相比較器と、分周器の出力の位相と上記基準信号の位
相とを比較する第２の位相比較器と、第１の位相比較器
の出力によって制御される第１のチャージポンプと、第
２の位相比較器の出力によって制御される第２のチャー
ジポンプと、第１のチャージポンプの出力と第２のチャ
ージポンプの出力とを結合した信号を帯域制限するルー
プフィルタとから周波数シンセサイザーを構成し、電圧
制御発振器がその発振周波数をループフィルタの出力に
て制御され、第１の位相比較器が第１のチャージポンプ
を高い電圧へ制御する信号と低い電圧へ制御する信号と
を同時に発生する状態を有し、第２の位相比較器が第２
のチャージポンプを高い電圧へ制御する信号と低い電圧
へ制御する信号のどちらか一方だけを発生することによ
っても、上記解決課題に対処することができる。

【００１０】

【作用】図１１に、周波数切り替え時のチャージポンプ
の電流と位相誤差の関係を示す。図１１の横軸は、周波
数切り替え時点を基準とした時間を示し、縦軸は、上段
が位相誤差を、下段がチャージポンプの電流値を示す。

【００１１】オーバーラップ出力位相比較器は、２つの
入力信号間の位相誤差にかかわらず一定幅の制御信号が
出力されるので、オーバーラップ出力位相比較器からの
出力に対応して駆動されるチャージポンプの電流値は、
周波数切り替え後の収束動作時でも収束後の安定動作時
でも一定の値（Ｉｃ１）となる。一方、ノンオーバーラ
ップ出力位相比較器は、位相誤差がノンオーバーラップ
幅以内に収束すれば（Ｔ１以後）、制御信号が出力され
なくなるので、ノンオーバーラップ出力位相比較器から
の出力に対応して駆動されるチャージポンプの電流値
は、Ｔ１以前のＩｃ２から急激に減少し零となる。

【００１２】上記各位相比較器にそれぞれ対応した２つ
のチャージポンプは結合して動作させるため、ループフ
ィルタに供給される全体の電流値は各チャージポンプか
ら出力されるそれぞれの電流値の和として表される。し
たがって、各チャージポンプからループフィルタに供給
される全体の電流値は、周波数切り替え時の収束動作状
態ではＩｃ１＋Ｉｃ２，収束後の安定動作状態ではＩｃ
１とすることができる。これにより、スイッチ等の非線
形素子を用いず、連続的な電流変化が実現できるので、
上述したようなチャージポンプの電流値を切り替えたと
きの不連続な周波数の飛びを防止することができる。

【００１３】

【実施例】以下に、図１から図１２を用いて、本発明の
詳細な実施例を説明する。

【００１４】図１は、オーバーラップ出力位相比較器と
ノンオーバーラップ出力位相比較器の２つの位相比較器
を用いた周波数シンセサイザーの構成を示す。

【００１５】本発明の周波数シンセサイザーは、２種類
の位相比較器（オーバーラップ出力位相比較器６とノン
オーバーラップ出力位相比較器７）と、それぞれの位相
比較器により駆動される第１および第２ののチャージポ
ンプ８，９と、チャージポンプの出力を平滑化するルー
プフィルタ３と、ループフィルタ３の出力により発振周
波数を制御されるＶＣＯ５と、予め与えられた分周数に
応じてＶＣＯ５出力を分周するプログラマブル分周器４
とから構成され、上記プログラマブル分周器４の出力が
上記２つの位相比較器６，７の入力となり、基準信号と
の位相比較が行われるよう構成される。

【００１６】次に、本発明の周波数シンセサイザーの動
作について説明する。

【００１７】基準信号は、オーバーラップ出力位相比較
器６とノンオーバーラップ出力位相比較器７に供給され
る。基準信号はＰＬＬを用いた周波数シンセサイザーの
設定できる周波数間隔を決めるもので、例えば、セルラ
方式自動車電話では２５ｋＨｚが用いられている。基準
信号を発生する方法は、水晶振動子などの安定な発振源
から任意の整数の分周数により分周して生成する方式が
適当である。

【００１８】オーバーラップ出力位相比較器６の構成例
を図３に示す。この構成は従来よりよく知られており、
特公平５−６３０４８の第１図や特公昭５８−４３９３
２の第１図に示されている。オーバーラップ出力位相比
較器６は、基準信号をＩＮＰＵＴ１端子から入力され、
プログラマブル分周器の出力である比較信号をＩＮＰＵ
Ｔ２端子から入力される。さらに、ＩＮＰＵＴ１は、２
つのＮＡＮＤ（２入力ＮＡＮＤ１０−１，３入力ＮＡＮ
Ｄ１１−１）で構成される第１のラッチ回路に入力され
る。また、同様に、ＩＮＰＵＴ２は、２つのＮＡＮＤ
（２入力ＮＡＮＤ１０−６，３入力ＮＡＮＤ１１−２）
で構成される第２のラッチ回路に入力される。

【００１９】オーバーラップ出力位相比較器６は、ＩＮ
ＰＵＴ１を入力とする第１のラッチ回路と、ＩＮＰＵＴ
２を入力とする第２のラッチ回路と、上記第１のラッチ
回路の一方の出力Ｐ０２を入力とする第３のラッチ回路
を構成する２つの２入力ＮＡＮＤ１０−２，１０−３
と、上記第２のラッチ回路の一方の出力Ｐ０５を入力と
する第４のラッチ回路を構成する２つの２入力ＮＡＮＤ
１０−４，１０−５と、上記第１から第４までのラッチ
回路の出力Ｐ０１，Ｐ０２，Ｐ０５，Ｐ０６を入力とす
る４入力ＮＡＮＤ１２−１と、該４入力ＮＡＮＤ１２−
１の出力を一定の時間遅延させる遅延回路１３とから構
成され、該遅延回路１３の出力Ｐ０４が上記第３および
第４のラッチ回路の他方の入力となっている。

【００２０】オーバーラップ出力位相比較器６は、ＩＮ
ＰＵＴ１がＩＮＰＵＴ２よりも位相が早い場合、第１の
ラッチ回路の出力ＯＵＴ１からＶＣＯの周波数を高くさ
せるチャージポンプ駆動信号（ＵＰ信号）を出力し、Ｉ
ＮＰＵＴ１がＩＮＰＵＴ２よりも位相が遅い場合、第２
のラッチ回路の出力ＯＵＴ２からＶＣＯの周波数を低く
させるチャージポンプ駆動信号（ＤＮ信号）を出力す
る。

【００２１】第６図はオーバーラップ出力位相比較器６
の動作タイムチャートを示す。図６の動作タイムチャー
トにおいて、最初の部分はＩＮＰＵＴ１の立ち下がりが
ＩＮＰＵＴ２の立ち下がりに対して早い位相で遷移する
場合について示し、２番目の部分はＩＮＰＵＴ１の位相
とＩＮＰＵＴ２の位相とが一致した場合について示し、
３番目の部分はＩＮＰＵＴ１の立ち下がりがＩＮＰＵＴ
２の立ち下がりに対して遅い位相で遷移する場合につい
て示している。

【００２２】まず、最初の部分を用いて、ＩＮＰＵＴ１
の立ち下がりがＩＮＰＵＴ２の立ち下がりに対して早い
位相で遷移する場合について説明する。ＩＮＰＵＴ１が
ＨｉｇｈからＬｏｗに遷移すると、ＮＡＮＤ１０−１の
出力Ｐ０２がＨｉｇｈとなる。また、ＩＮＰＵＴ２がＨ
ｉｇｈからＬｏｗに遷移すると、ＮＡＮＤ１０−６の出
力Ｐ０５がＨｉｇｈとなる。Ｐ０２とＰ０５がＨｉｇｈ
に遷移すると４入力ＮＡＮＤ１２−１の出力がＬｏｗと
なり、遅延回路１３による遅延時間後にＰ０４がＬｏｗ
となり、第３および第４のラッチ出力Ｐ０１，Ｐ０６は
ＬｏｗからＨｉｇｈに遷移する。

【００２３】オーバーラップ出力位相比較器６のＵＰ信
号であるＯＵＴ１は３つの信号Ｐ０１，Ｐ０２，Ｐ０４
が入力となっているＮＡＮＤ１１−１の出力であるの
で、ＩＮＰＵＴ１の立ち下がり時点から遅延回路１３の
出力Ｐ０４がＬｏｗに遷移するまでの間、Ｌｏｗとな
る。したがって、ＯＵＴ１はＩＮＰＵＴ１とＩＮＰＵＴ
２の位相差に相当する時間と遅延回路１３の遅延時間の
和の間、Ｌｏｗとなる。

【００２４】一方、オーバーラップ出力位相比較器６の
ＤＮ信号であるＯＵＴ２は３つの信号Ｐ０４，Ｐ０５，
Ｐ０６が入力となっているＮＡＮＤ１１−２の出力であ
るので、ＩＮＰＵＴ２の立ち下がり時点から遅延回路１
３の出力Ｐ０４がＬｏｗに遷移するまでの間、Ｌｏｗと
なる。したがって、ＯＵＴ２は遅延回路１３の遅延時間
だけ、Ｌｏｗとなる。

【００２５】次に、図６のタイムチャートの中央部分に
示すＩＮＰＵＴ１とＩＮＰＵＴ２との位相が一致した場
合は、ＮＡＮＤ１０−１とＮＡＮＤ１０−６の出力Ｐ０
２，Ｐ０５は同時にＨｉｇｈとなる。その結果、ＯＵＴ
１およびＯＵＴ２は同時にＬｏｗとなる。さらに、同じ
タイミングにおいて、Ｐ０１，Ｐ０２，Ｐ０５，Ｐ０６
が入力する４入力ＮＡＮＤ１２−１はＬｏｗに遷移す
る。４入力ＮＡＮＤ１２−１は遅延回路１３により一定
時間遅延させられたのち、Ｐ０４はＬｏｗとなる。Ｐ０
４により、第３および第４のラッチ回路の出力はＬｏｗ
となるので、ＯＵＴ１とＯＵＴ２は再びＨｉｇｈに遷移
する。

【００２６】以上をまとめると、ＩＮＰＵＴ１とＩＮＰ
ＵＴ２との位相が一致した場合、オーバーラップ位相比
較器６の出力ＯＵＴ１，ＯＵＴ２はともに、ＩＮＰＵＴ
１またはＩＮＰＵＴ２の立上り時点を起点に遅延回路１
３の遅延時間だけＬｏｗとなる。

【００２７】最後に、ＩＮＰＵＴ１の立ち下がりがＩＮ
ＰＵＴ２の立ち下がりに対して遅い位相で遷移する場合
は、ＩＮＰＵＴ１の立ち下がりがＩＮＰＵＴ２の立ち下
がりに対して早い位相で遷移する場合の逆の動作とな
り、ＯＵＴ２がＩＮＰＵＴ１とＩＮＰＵＴ２の位相差に
相当する時間と遅延回路１３の遅延時間の和の間、Ｌｏ
ｗとなり、ＯＵＴ１は遅延回路１３の遅延時間だけ、Ｌ
ｏｗとなる。

【００２８】図４は、ノンオーバーラップ出力位相比較
器７の構成例を示す。ノンオーバーラップ位相比較器７
は、オーバーラップ出力位相比較器６と同様に、基準信
号をＩＮＰＵＴ１端子から入力され、プログラマブル分
周器４の出力である比較信号をＩＮＰＵＴ２端子から入
力される。さらに、ＩＮＰＵＴ１は、２つのＮＡＮＤ
（２入力ＮＡＮＤ１０−７，３入力ＮＡＮＤ１１−３）
で構成される第５のラッチ回路に入力される。また、同
様に、ＩＮＰＵＴ２は、２つのＮＡＮＤ（２入力ＮＡＮ
Ｄ１０−１２，３入力ＮＡＮＤ１１−４）で構成される
第６のラッチ回路に入力される。

【００２９】ノンオーバーラップ出力位相比較器７は、
オーバーラップ出力位相比較器６の構成に対し、遅延回
路１３が存在せず、位相比較出力（ＯＵＴ３，ＯＵＴ
４）に抵抗（１４−１，１４−２）およびコンデンサ
（１５−１，１５−２）による低域通過フィルタを接続
したものである。オーバーラップ出力位相比較器７のＵ
Ｐ信号はＯＵＴ３Ｘ，ＤＮ信号はＯＵＴ４Ｘである。以
上をまとめると、ＩＮＰＵＴ１を入力とする第５のラッ
チ回路と、ＩＮＰＵＴ２を入力とする第６のラッチ回路
と、上記第５のラッチ回路の一方の出力Ｐ１２を入力と
する第７のラッチ回路を構成する２つの２入力ＮＡＮＤ
１０−８，１０−９と、上記第６のラッチ回路の一方の
出力Ｐ１５を入力とする第８のラッチ回路を構成する２
つの２入力ＮＡＮＤ１０−１０，１０−１１と、上記第
５から第８までのラッチ回路の出力Ｐ１１，Ｐ１２，Ｐ
１５，Ｐ１６を入力とする４入力ＮＡＮＤ１２−２と、
第５のラッチ回路の出力ＯＵＴ３に接続される低域フィ
ルタを構成する抵抗１４−１とコンデンサ１５−１と、
第６のラッチ回路の出力ＯＵＴ４に接続される低域フィ
ルタを構成する抵抗１４−２とコンデンサ１５−２とか
ら構成され、上記４入力ＮＡＮＤ１２−２の出力Ｐ１４
が上記第７および第８のラッチ回路の他方の入力となっ
ている。

【００３０】第７図はノンオーバーラップ出力位相比較
器７の動作タイムチャートを示す。まず、最初の部分を
用いて、ＩＮＰＵＴ１の立ち下がりがＩＮＰＵＴ２の立
ち下がりに対して早い位相で遷移する場合について説明
する。ＩＮＰＵＴ１がＨｉｇｈからＬｏｗに遷移する
と、ＮＡＮＤ１０−７の出力Ｐ１２がＨｉｇｈとなる。
また、ＩＮＰＵＴ２がＨｉｇｈからＬｏｗに遷移する
と、ＮＡＮＤ１０−１２の出力Ｐ１５がＨｉｇｈとな
る。Ｐ１２とＰ１５がＨｉｇｈに遷移すると４入力ＮＡ
ＮＤ１２−２の出力Ｐ１４がＬｏｗとなり、第７および
第８のラッチ出力Ｐ１１，Ｐ１６はＬｏｗからＨｉｇｈ
に遷移する。

【００３１】次に、ＯＵＴ３は３つの信号Ｐ１１，Ｐ１
２，Ｐ１４が入力となっているＮＡＮＤ１１−３の出力
であるので、ＩＮＰＵＴ１の立ち下がり時点からＮＡＮ
Ｄ１２−２の出力Ｐ１４がＬｏｗに遷移するまでの間、
Ｌｏｗとなる。したがって、ＯＵＴ３はＩＮＰＵＴ１と
ＩＮＰＵＴ２の位相差に相当する時間の間、Ｌｏｗとな
る。

【００３２】一方、ＯＵＴ４は３つの信号Ｐ１４，Ｐ１
５，Ｐ１６が入力となっているＮＡＮＤ１１−４の出力
であるので、ＩＮＰＵＴ２の立ち下がり時点からＮＡＮ
Ｄ１２−２の出力Ｐ１４がＬｏｗに遷移するまでのごく
僅かの間、Ｌｏｗとなる。この時間はトランジスタの動
作速度に依存するが、現状では約１ナノ秒程度である。
次に、ＯＵＴ４に接続した低域フィルタにより、上記
１ナノ秒程度の波形に対し、Ｈｉｇｈを維持するように
波形整形を行う。これは低域フィルタを構成する抵抗１
４−２とコンデンサ１５−２による時定数を上記ＩＮＰ
ＵＴ２の立ち下がり時点からＮＡＮＤ１２−２の出力Ｐ
１４がＬｏｗに遷移するまでのごく僅かの間（約１ナノ
秒）以上に設定することにより、それらの信号が伝達さ
れない方法を用いるのが簡便である。その結果、ＯＵＴ
４ＸにはＯＵＴ４に示されるごく僅かな波形遷移が発生
しない。

【００３３】次に、図７のタイムチャートの中央部分に
示すＩＮＰＵＴ１とＩＮＰＵＴ２との位相が一致した場
合は、ＩＮＰＵＴ１またはＩＮＰＵＴ２の立ち下がりを
起点にしてＮＡＮＤ１２−２の出力Ｐ１４がＬｏｗに遷
移するまでのごく僅かの時間の波形遷移がＯＵＴ３とＯ
ＵＴ４が現れる。これらも、上記抵抗１４−２とコンデ
ンサ１５−２による低域フィルタと抵抗１４−１とコン
デンサ１５−１による低域フィルタにより波形整形さ
れ、ＯＵＴ３ＸおよびＯＵＴ４Ｘには現れない。

【００３４】最後に、ＩＮＰＵＴ１の立ち下がりがＩＮ
ＰＵＴ２の立ち下がりに対して遅い位相で遷移する場合
も、同様に、ＯＵＴ３に発生するごく僅かな波形遷移を
上記抵抗１４−１とコンデンサ１５−１による低域フィ
ルタにより波形整形され、ＯＵＴ３Ｘには発生しない。

【００３５】次に、ノンオーバーラップ出力位相比較器
７の２つの出力ＯＵＴ３Ｘ，ＯＵＴ４Ｘをオーバーラッ
プ位相比較器６の出力ＯＵＴ１とＯＵＴ２を利用して生
成する実施例（オーバーラップ／ノンオーバーラップ出
力位相比較器）を、図５に示す。

【００３６】オーバーラップ／ノンオーバーラップ出力
位相比較器は、２入力ＮＡＮＤ１０−１〜１０−６と３
入力ＮＡＮＤ１１−１，１１−２と４入力ＮＡＮＤ１２
−１と遅延回路１３とから構成されるオーバーラップ出
力位相比較器６、と上記３入力ＮＡＮＤ１１−１に接続
される論理否定素子（ＩＮＶ）１６−１と、上記３入力
ＮＡＮＤ１１−２に接続されるＩＮＶ１６−４と、上記
ＮＡＮＤ１０−１とＮＡＮＤ１０−６の出力Ｐ０２，Ｐ
０５を入力とするＮＡＮＤ１０−１３と、ＮＡＮＤ１０
−１３の出力をタイミング調整するためのＩＮＶ１６−
２，１６−３と、上記ＩＮＶ１６−１の出力と上記ＩＮ
Ｖ１６−３の出力と上記ＮＡＮＤ１１−２の出力を入力
とするＮＡＮＤ１１−３と、上記ＩＮＶ１６−４の出力
と上記ＩＮＶ１６−３の出力と上記ＮＡＮＤ１１−１の
出力を入力とするＮＡＮＤ１１−４とから構成される。

【００３７】次に、オーバーラップ／ノンオーバーラッ
プ出力位相比較器の動作について説明する。図８に、オ
ーバーラップ／ノンオーバーラップ出力位相比較器の動
作タイムチャートを示す。ＩＮＰＵＴ１からＯＵＴ２ま
でのオーバーラップ制御信号は、図６に示すＩＮＰＵＴ
１以下に示す波形と同じである。ノンオーバーラップ制
御信号ＯＵＴ３Ｘ，ＯＵＴ４Ｘは、次のように生成され
る。ＩＮＶ１６−３の出力であるＰ０８は、ＮＡＮＤ１
０−１の出力Ｐ０２とＮＡＮＤ１０−６の出力Ｐ０５と
の論理積の否定であるので、図８に示すようにオーバー
ラップ部分をマスクできる信号となる。したがって、ノ
ンオーバーラップ制御信号ＯＵＴ３ＸはＰ０９とＯＵＴ
２とＰ０８の論理積の否定から得られ、ＯＵＴ４ＸはＰ
１０とＯＵＴ１とＰ０８の論理積の否定から得られる。
その結果、図８に示すようなノンオーバーラップ制御信
号が発生できる。

【００３８】このように、オ−バラップ出力位相比較器
をノンオーバラップ出力位相比較器の一部としてとりこ
み、オーバーラップ出力位相比較器から出力される制御
信号を利用してノンオーバーラップ制御信号ＯＵＴ３
Ｘ，ＯＵＴ４Ｘを生成することにより、オ−バラップ出
力位相比較器とノンオーバラップ出力位相比較器を別々
に設けるよりも簡易な構成にて実現することができる。

【００３９】次に、チャージポンプの構成例について説
明する。図９は、電流源を用いたチャージポンプの構成
を示す図面である。チャージポンプは、２つの電流源１
７，１８と２つの負論理でオンするスイッチ１９−１，
１９−２から構成される。

【００４０】オーバーラップ出力またはノンオーバーラ
ップ出力の位相比較器６，７からのＵＰ信号はＵＰ信号
端子に入力され、スイッチ１９−１をオン／オフする。
また、オーバーラップ出力またはノンオーバーラップ出
力の位相比較器６，７からのＤＮ信号はＤＮ信号端子に
入力され、スイッチ１９−２をオン／オフする。ここで
は、ＵＰ信号およびＤＮ信号は負論理で接続されている
ため、それぞれの信号がＬｏｗの時にオンし、Ｈｉｇｈ
の場合はオフするものとする。

【００４１】ＵＰ信号がＬｏｗとなりスイッチ１９−１
がオンすると、ループフィルタに接続される端子Ｄｏに
電流源１７が接続され、一定の電流Ｉｃｐがループフィ
ルタに注入される。また、ＤＮ信号がＬｏｗとなりスイ
ッチ１９−２がオンすると、上記Ｄｏに電流源１８が接
続され、一定の電流Ｉｃｎがループフィルタから引込ま
れる。オーバーラップ出力位相比較器６の場合、ＵＰ信
号とＤＮ信号が同時にＬｏｗとなるが、その時は２つの
スイッチ１９−１，１９−２がともにオンすることとな
る。そのため、ループフィルタ３にはＩｃｐ−Ｉｃｎと
なる電流が供給される。一般に、２つの電流源の電流値
はほぼ等しく設定するため、ＵＰ信号とＤＮ信号が同時
にＬｏｗとなった場合の電流は零となる。

【００４２】図１の実施例の場合、２つのチャージポン
プ８，９が用いられるが、その構成は、図９に示す構成
と同一であるが、ループ利得を変化させるため、電流源
の電流値がチャージポンプ８とチャージポンプ９とでは
異なる値を用いている。この実施例では第１のチャージ
ポンプの電流値をＩｃ１，第２のチャージポンプの電流
値をＩｃ２とする。周波数切り替え時の高速収束を実現
するため、Ｉｃ２＞Ｉｃ１となることが望ましいが、収
束時の安定性も考慮に入れて電流値を設定する必要があ
る。

【００４３】図１０は、ループフィルタ３の構成を示
す。この実施例では閉ループ全体が３次ループとなる回
路構成を用いたが、この例にとらわれることなく、必要
な次数のループフィルタを構成することが可能である。

【００４４】ループフィルタ３は第１および第２のチャ
ージポンプ８，９の電流供給端子ＤｏとＧＮＤの間に接
続されるキャパシタ（Ｃ１）２６と、同じくＤｏとＧＮ
Ｄ間に接続された抵抗（Ｒ１）２１とキャパシタ（Ｃ
２）２２とから構成される。このループフィルタ３の伝
達関数は、（数１）に示される。

【００４５】

【数１】

【００４６】このループフィルタ３を用いたときの閉ル
ープ利得が０ｄＢとなる閉ループ帯域周波数は（数２）
によって示される。

【００４７】

【数２】

【００４８】（数２）から閉ループ帯域周波数はチャー
ジポンプの電流値に比例するので、この電流値を可変す
ることにより、短い収束時間にて、安定なＰＬＬ周波数
シンセサイザーを実現することができる。

【００４９】図１に示す実施例ではオーバーラップ出力
位相比較器６とノンオーバーラップ出力位相比較器７と
がそれぞれ第１のチャージポンプ８と第２のチャージポ
ンプ９とを制御する構成のため、ＰＬＬ周波数シンセサ
イザーの周波数が切り替えられた後の動作は以下のよう
になる。

【００５０】まず、周波数が切り替えられた後の未収束
の段階ではオーバーラップ出力位相比較器６とノンオー
バーラップ出力位相比較器７ともにＵＰ信号、ＤＮ信号
を発生するのでループフィルタ３に供給される電流値は
Ｉｃ１＋Ｉｃ２となり、閉ループ帯域周波数は、（数
３）となる。

【００５１】

【数３】

【００５２】次に、閉ループによる収束動作が行われ、
２つの位相比較器６，７における位相誤差が小さくな
り、ノンオーバーラップ出力位相比較器７のノンオーバ
ーラップ幅に接近した場合について説明する。図１１は
収束過程における位相誤差とその時点に対応したチャー
ジポンプから供給される電流値を示す。ノンオーバーラ
ップ出力位相比較器７のノンオーバーラップ幅よりも小
さい位相誤差（Ｔ１）の条件では、ノンオーバーラップ
出力位相比較器７の制御信号は発生しなくなる。したが
って、第２のチャージポンプ９からループフィルタ３に
供給される電流値は収束開始直後の位相誤差が大きいと
きのＩｃ１＋Ｉｃ２から減少しＩｃ１となる。その結
果、閉ループ帯域周波数は（数４）となり、狭帯域化に
よる帯域外雑音の抑圧が可能となり、安定なＰＬＬ周波
数シンセサイザーの発振を行うことができる。

【００５３】

【数４】

【００５４】最後に、本発明に関する周波数シンセサイ
ザーを用いた無線通信端末装置の構成例について説明す
る。無線通信端末装置は送信回路２４と受信回路２６と
分波器２７とアンテナ２８と周波数シンセサイザー２５
とそれらを制御する制御回路２３から構成される。

【００５５】制御回路２３は受信回路２６にて受信した
データをもとに、無線通信装置の状態を制御するととも
に、周波数シンセサイザーに発振する周波数を指示す
る。周波数シンセサイザー２５は指示された発振周波数
を送信回路２４および受信回路２６に供給する。送信回
路２４は周波数シンセサイザー２５から与えられた発振
周波数をもとに、制御回路からの送信信号を変調した送
信波を発生し、分波器２７にて不要周波数成分を抑圧し
たのち、アンテナ２８から送信される。

【００５６】また、アンテナ２８から受信した信号は分
波器２７にて不要信号成分の抑圧後、受信回路２６に入
力される。受信回路２６は上記周波数シンセサイザー２
５からの信号を用いて受信信号を復調し、復号結果を制
御回路２３に出力する。

【００５７】制御回路２３は送受信された信号から、所
望のデータを音声や画像に変換し、出力する。

【００５８】

【発明の効果】本発明によれば、チャージポンプからル
ープフィルタに供給される電流値がＰＬＬ周波数シンセ
サイザーの閉ループの収束状況である位相誤差に応じて
変化させることができるので、位相誤差が大きくなる周
波数を切り替えた後の収束過程では、チャージポンプか
らループフィルタに供給される電流値を大きく設定し、
広い閉ループ帯域周波数により高速の収束が可能とな
り、また、位相誤差が小さく、収束がほぼ終了する時点
では、チャージポンプからループフィルタに供給される
電流値がノンオーバーラップ出力位相比較器による制御
が停止するので自動的に小さくなり、不連続な周波数の
飛びを発生させることなく狭い閉ループ帯域周波数によ
り帯域外雑音を抑圧した安定な発振に移行することがで
きる。

【００５９】オーバーラップ出力位相比較器をノンオー
バーラップ出力位相比較器の一部としてとりこみ、オー
バーラップ出力を利用してノンオーバーラップ出力を得
ることにより、上記効果を簡易な構成により達成するこ
とができる。

【図面の簡単な説明】

【図１】本発明に関するＰＬＬ周波数シンセサイザーの
実施例を示す図。

【図２】従来のＰＬＬ周波数シンセサイザーを示す図。

【図３】オーバーラップ出力位相比較器の構成例を示す
図。

【図４】ノンオーバーラップ出力位相比較器の構成例を
示す図。

【図５】オーバーラップ／ノンオーバーラップ出力位相
比較器の構成例を示す図。

【図６】オーバーラップ出力位相比較器の動作タイムチ
ャートを示す図。

【図７】ノンオーバーラップ出力位相比較器の動作タイ
ムチャートを示す図。

【図８】オーバーラップ／ノンオーバーラップ出力位相
比較器の動作タイムチャートを示す図。

【図９】チャージポンプの構成例を示す図。

【図１０】ループフィルタの構成例を示す図。

【図１１】周波数切り替え時の位相誤差収束とチャージ
ポンプ電流値の変化を示す図。

【図１２】周波数シンセサイザーを用いた無線通信装置
を示す図。

【符号の説明】

１…位相比較器、２…チャージポンプ、３…ループフィ
ルタ、４…プログラマブル分周器、５…電圧制御発振
器、６…オーバーラップ出力位相比較器、７…ノンオー
バーラップ出力位相比較器、８…第１のチャージポン
プ、９…第２のチャージポンプ、１０−１〜１０−１３
…２入力ＮＡＮＤ、１１−１〜１１−４…３入力ＮＡＮ
Ｄ、１２−１〜１２−２…４入力ＮＡＮＤ、１３…遅延
回路、１４−１〜１４−２…抵抗、１５−１〜１５−２
…キャパシタ、１６−１〜１６−４…ＩＮＶ、１７，１
８…電流源、１９−１〜１９−２…スイッチ、２０，２
２…キャパシタ、２１…抵抗、２３…制御回路、２４…
送信回路、２５…周波数シンセサイザー、２６…受信回
路、２７…分波器、２８…アンテナ。

Claims

【特許請求の範囲】

【請求項１】外部から指定された任意の分周数にて電圧
制御発振器の出力を分周する分周器と、該分周器の出力
の位相と任意の基準信号の位相とを比較する位相比較器
と、上記位相比較器からの第１の制御信号によって制御
される第１のチャージポンプと、上記位相比較器からの
第２の制御信号によって制御される第２のチャージポン
プと、上記第１のチャージポンプの出力と上記第２のチ
ャージポンプの出力とを結合した信号を帯域制限するル
ープフィルタとからなり、上記電圧制御発振器は、その
発振周波数を上記ループフィルタの出力にて制御され、
上記第１の制御信号が、上記第１のチャージポンプを高
い電圧へ制御する信号と低い電圧へ制御する信号とを同
時に発生する状態を有し、上記第２の制御信号が、上記
第２のチャージポンプを高い電圧へ制御する信号と低い
電圧へ制御する信号のどちらか一方だけを発生すること
を特徴とする周波数シンセサイザー。
【請求項２】前記位相比較器が、前記分周器の出力と前
記基準信号とを入力とし前記第１の制御信号を出力する
第１の位相比較部と、前記分周器の出力と前記基準信号
とを入力とし該第１の位相比較部を包含し前記第１の制
御信号を利用して前記第２の制御信号を出力する第２の
位相比較部とからなることを特徴とする請求項１記載の
周波数シンセサイザー。
【請求項３】前記基準信号を入力とする第１の２入力Ｎ
ＡＮＤと第１の３入力ＮＡＮＤとで構成された第１のラ
ッチ回路と、前記分周器の出力を入力とする第２の２入
力ＮＡＮＤと第２の３入力ＮＡＮＤとで構成された第２
のラッチ回路と、上記第１の２入力ＮＡＮＤの出力を入
力とする第３の２入力ＮＡＮＤと第４の２入力ＮＡＮＤ
とで構成された第３のラッチ回路と、上記第２の２入力
ＮＡＮＤの出力を入力とする第５の２入力ＮＡＮＤと第
６の２入力ＮＡＮＤとで構成された第４のラッチ回路
と、上記第１の２入力ＮＡＮＤの出力と上記第２の２入
力ＮＡＮＤの出力と上記第３の２入力ＮＡＮＤの出力と
第５の２入力ＮＡＮＤの出力を入力とする４入力ＮＡＮ
Ｄと、該４入力ＮＡＮＤの出力を遅延させる第１の遅延
回路とからなり、該第１の遅延回路の出力と上記第３の
２入力ＮＡＮＤの出力を第１の３入力ＮＡＮＤの入力と
し、上記第１の遅延回路の出力と上記第５の２入力ＮＡ
ＮＤの出力を第２の３入力ＮＡＮＤの入力とし、上記第
１の遅延回路の出力を上記第４の２入力ＮＡＮＤの入力
と上記第６の２入力ＮＡＮＤの入力とし、さらに、上記
第１の２入力ＮＡＮＤの出力と上記第２の２入力ＮＡＮ
Ｄの出力を入力とする第７の２入力ＮＡＮＤと、上記第
１の３入力ＮＡＮＤの出力の反転信号を出力する第１の
インバータ回路と、上記第２の３入力ＮＡＮＤの出力の
反転信号を出力する第２のインバータ回路と、上記第７
の２入力ＮＡＮＤの出力を遅延させる第２の遅延回路
と、該第２の遅延回路の出力と上記第１のインバータ回
路の出力と上記第２の３入力ＮＡＮＤの出力を入力とす
る第３の３入力ＮＡＮＤと、該第２の遅延回路の出力と
上記第２のインバータ回路の出力と上記第１の３入力Ｎ
ＡＮＤの出力を入力とする第４の３入力ＮＡＮＤとから
なり、上記第１の３入力ＮＡＮＤの出力と上記第２の３
入力ＮＡＮＤの出力を前記第１の制御信号として出力
し、上記第３の３入力ＮＡＮＤの出力と上記第４の３入
力ＮＡＮＤの出力を前記第２の制御信号として出力する
ことを特徴とする請求項１乃至２のいずれかに記載の周
波数シンセサイザー。
【請求項４】外部から指定された任意の分周数にて電圧
制御発振器の出力を分周する分周器と、該分周器の出力
の位相と任意の基準信号の位相とを比較し、第１のチャ
ージポンプを高い電圧へ制御する信号と低い電圧へ制御
する信号とを同時に発生する状態を有する第１の位相比
較器と、上記分周器の出力の位相と上記基準信号の位相
とを比較し、第２のチャージポンプを高い電圧へ制御す
る信号と低い電圧へ制御する信号のどちらか一方だけが
発生する第２の位相比較器と、上記第１の位相比較器の
出力によって制御される上記第１のチャージポンプと、
上記第２の位相比較器の出力によって制御される上記第
２のチャージポンプと、上記第１のチャージポンプの出
力と上記第２のチャ−ジポンプの出力とを結合した信号
を帯域制限するループフィルタと、該ループフィルタの
出力にて発振周波数が制御される上記電圧制御発振器と
からなることを特徴とする周波数シンセサイザー。
【請求項５】外部から指定された任意の分周数にて電圧
制御発振器の出力を分周する分周器と、該分周器の出力
の位相と任意の基準信号の位相とを比較する第１の位相
比較器と、上記分周器の出力の位相と上記基準信号の位
相とを比較する第２の位相比較器と、上記第１の位相比
較器の出力によって制御される第１のチャージポンプ
と、上記第２の位相比較器の出力によって制御される第
２のチャージポンプと、上記第１のチャージポンプの出
力と上記第２のチャージポンプの出力とを結合した信号
を帯域制限するループフィルタとからなり、上記電圧制
御発振器は、その発振周波数を上記ループフィルタの出
力にて制御され、上記第１の位相比較器が、上記第１の
チャージポンプを高い電圧へ制御する信号と低い電圧へ
制御する信号とを同時に発生する状態を有し、上記第２
の位相比較器が、上記第２のチャージポンプを高い電圧
へ制御する信号と低い電圧へ制御する信号のどちらか一
方だけを発生することを特徴とする周波数シンセサイザ
ー。
【請求項６】無線通信装置を制御する制御回路と、該制
御回路からの指定された周波数にて発振する周波数シン
セサイザーと、上記制御回路からの送信データと周波数
シンセサイザーからの発振信号をもとに送信信号を生成
する送信回路と、送信信号を帯域制限する分波器と、無
線信号を送出および受信を行うアンテナと、受信した受
信信号を上記周波数シンセサイザーからの発振信号をも
とに復調する受信回路とからなり、上記制御回路を介し
て音声や画像を入出力する無線通信装置において、上記
周波数シンセサイザーが請求項１乃至５のいずれかに記
載の周波数シンセサイザーであることを特徴とする無線
通信装置。