JP2892886B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JP2892886B2 JP2892886B2 JP4154701A JP15470192A JP2892886B2 JP 2892886 B2 JP2892886 B2 JP 2892886B2 JP 4154701 A JP4154701 A JP 4154701A JP 15470192 A JP15470192 A JP 15470192A JP 2892886 B2 JP2892886 B2 JP 2892886B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- phase
- frequency divider
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高周波多チャンネル無線
機等に用いられ、高速周波数引き込みを特徴とする位相
同期（ＰＬＬ；フェーズ・ロックド・ループ）形の周波
数シンセサイザに関するものである。
機等に用いられ、高速周波数引き込みを特徴とする位相
同期（ＰＬＬ；フェーズ・ロックド・ループ）形の周波
数シンセサイザに関するものである。
【０００２】
【従来の技術】周波数シンセサイザは多チャンネル無線
機の重要な構成要素であり、各種無線機器・装置に広く
利用されている。近年の無線通信はアナログからデジタ
ルへ移行しつつあるが、その通信方式としては時分割多
元接続（ＴＤＭＡ；タイム・ディビジョン・マルティプ
ル・アクセス）方式が採用されており、周波数シンセサ
イザにおいてはチャンネル間引き込み特性の高速化が重
要な課題となる。
機の重要な構成要素であり、各種無線機器・装置に広く
利用されている。近年の無線通信はアナログからデジタ
ルへ移行しつつあるが、その通信方式としては時分割多
元接続（ＴＤＭＡ；タイム・ディビジョン・マルティプ
ル・アクセス）方式が採用されており、周波数シンセサ
イザにおいてはチャンネル間引き込み特性の高速化が重
要な課題となる。
【０００３】以下、従来の周波数シンセサイザについて
説明する。図３は従来の周波数シンセサイザの構成を示
すものである。図３において、１は制御電圧に応じて発
振周波数が変化する電圧制御発振器、２は高周波出力端
子、３は電圧制御発振器１の出力を整数分周する可変分
周器である第１の分周器、４は基準信号を発振する基準
発振器（通常温度補償水晶発振器が用いられる）、５は
基準発振器４の出力を整数分周する固定分周器である第
２の分周器、６は第１、第２の分周器３、５の出力位相
を検出する位相比較器（通常デジタル形の位相・周波数
比較器）、７は位相比較器６の出力を変換し積分器の駆
動信号とするチャージポンプ、８はチャージポンプ７の
出力の高域成分を除去して電圧制御発振器１に帰還する
積分器（すなわちループフィルタ）である。これらによ
り位相同期回路９が形成される。
説明する。図３は従来の周波数シンセサイザの構成を示
すものである。図３において、１は制御電圧に応じて発
振周波数が変化する電圧制御発振器、２は高周波出力端
子、３は電圧制御発振器１の出力を整数分周する可変分
周器である第１の分周器、４は基準信号を発振する基準
発振器（通常温度補償水晶発振器が用いられる）、５は
基準発振器４の出力を整数分周する固定分周器である第
２の分周器、６は第１、第２の分周器３、５の出力位相
を検出する位相比較器（通常デジタル形の位相・周波数
比較器）、７は位相比較器６の出力を変換し積分器の駆
動信号とするチャージポンプ、８はチャージポンプ７の
出力の高域成分を除去して電圧制御発振器１に帰還する
積分器（すなわちループフィルタ）である。これらによ
り位相同期回路９が形成される。
【０００４】以上のように構成された周波数シンセサイ
ザについて、以下その動作について説明する。
ザについて、以下その動作について説明する。
【０００５】まず位相同期時には、第１と第２の分周器
３、５の出力周波数（比較周波数）および位相は一致し
ており、チャージポンプ７の出力は高インピーダンス状
態となっている。一方、チャンネル切り替えは可変分周
器である第１の分周器３の分周数を変えることにより行
われるため、チャンネル切り替え時には一時的に２つの
出力周波数はずれるが、位相比較器６が目標周波数の近
傍に引き込む様に、すなわち第１の分周器３の出力周波
数が位相比較器６の比較周波数の近傍になるように、チ
ャージポンプ７を介してループフィルタ８の充放電を行
うことによって、周波数補正の動作を行う（周波数引き
込みモード）。さらに位相比較器６は、電圧制御発振器
１の出力を最終的に目標周波数に引き込む様に、チャー
ジポンプ７を介してループフィルタ８の充放電を行うこ
とによって、位相補正の動作を行う（位相引き込みモー
ド）。
３、５の出力周波数（比較周波数）および位相は一致し
ており、チャージポンプ７の出力は高インピーダンス状
態となっている。一方、チャンネル切り替えは可変分周
器である第１の分周器３の分周数を変えることにより行
われるため、チャンネル切り替え時には一時的に２つの
出力周波数はずれるが、位相比較器６が目標周波数の近
傍に引き込む様に、すなわち第１の分周器３の出力周波
数が位相比較器６の比較周波数の近傍になるように、チ
ャージポンプ７を介してループフィルタ８の充放電を行
うことによって、周波数補正の動作を行う（周波数引き
込みモード）。さらに位相比較器６は、電圧制御発振器
１の出力を最終的に目標周波数に引き込む様に、チャー
ジポンプ７を介してループフィルタ８の充放電を行うこ
とによって、位相補正の動作を行う（位相引き込みモー
ド）。
【０００６】上記一連の動作は、比較周波数を高く設定
することで分周数を小さくするか、電圧制御発振器１の
感度を高くするか、あるいはループフィルタの時定数を
小さくするか、によりループ利得を高めることで、高速
化を図ることができる。
することで分周数を小さくするか、電圧制御発振器１の
感度を高くするか、あるいはループフィルタの時定数を
小さくするか、によりループ利得を高めることで、高速
化を図ることができる。
【０００７】
【発明が解決しようとする課題】しかしながら、多チャ
ンネル無線機においてはチャンネル間隔により比較周波
数は一義的に決定され、自由に設定することはできない
という課題が生じてしまう。言い換えると、比較周波数
に対応して分周数も決まるため、一義的に決定される比
較周波数によっては、分数の分周数が必要となったり、
チャンネル切り替え時に大きな分周数にする必要が生じ
て切り替え速度が遅くなってしまうなどの課題が生じて
しまう。また、高速化のために、電圧制御発振器の感度
を高くすると、電圧制御発振器自体のＳ／Ｎ、Ｃ／Ｎが
劣化するという課題が生じてしまう。また、ループフィ
ルタの時定数を小さくするとしても、雑音帯域幅が広く
なり、周波数シンセサイザとしてのＳ／Ｎ、Ｃ／Ｎが劣
化するという課題を有していた。
ンネル無線機においてはチャンネル間隔により比較周波
数は一義的に決定され、自由に設定することはできない
という課題が生じてしまう。言い換えると、比較周波数
に対応して分周数も決まるため、一義的に決定される比
較周波数によっては、分数の分周数が必要となったり、
チャンネル切り替え時に大きな分周数にする必要が生じ
て切り替え速度が遅くなってしまうなどの課題が生じて
しまう。また、高速化のために、電圧制御発振器の感度
を高くすると、電圧制御発振器自体のＳ／Ｎ、Ｃ／Ｎが
劣化するという課題が生じてしまう。また、ループフィ
ルタの時定数を小さくするとしても、雑音帯域幅が広く
なり、周波数シンセサイザとしてのＳ／Ｎ、Ｃ／Ｎが劣
化するという課題を有していた。
【０００８】本発明は上記従来技術の課題を解決するも
ので、定常状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を確保した
まま、チャンネル間引き込み特性の高速化を実現した周
波数シンセサイザを提供することを目的とする。
ので、定常状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を確保した
まま、チャンネル間引き込み特性の高速化を実現した周
波数シンセサイザを提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明は、基準発振器よりも高い発振周波数を電圧に
応じて変化させる電圧制御発振器と、前記電圧制御発振
器の出力をゲートする第１のゲート回路と、前記第１の
ゲート回路の出力を分周する可変分周器である第１の分
周器と、前記基準発振器の出力をゲートする第２のゲー
ト回路と、前記第２のゲート回路の出力を分周する第２
の分周器と、前記第１、第２の分周器の出力位相を比較
してその結果を出力する第１の位相比較器と、前記第１
の位相比較器の出力を変換して駆動信号を生成する第１
のチャージポンプと、前記第２の分周器の出力と前記第
１の位相比較器の出力と位相同期回路切り替え信号とを
入力して前記第１、第２のゲート回路にそれぞれ制御信
号を出力するとともにループ制御信号を生成する制御回
路と、前記ループ制御信号に基づいて前記第１のチャー
ジポンプの出力を通過させるループスイッチと、前記電
圧制御発振器の出力を分周する第３の分周器と、前記基
準発振器の出力を分周する分数の分周数を持つ可変分周
器を２個以上複数有する第４の分周器と、前記第４の分
周器の出力を分周する第５の分周器と、前記第３、第５
の分周器の出力位相を比較してその結果を出力する第２
の位相比較器と、前記第２の位相比較器の出力を変換し
て駆動信号を生成する第２のチャージポンプと、前記ル
ープスイッチを通過した前記第１のチャージポンプの出
力あるいは前記第２のチャージポンプの出力のどちらか
一方のみを選択的に通過させるスイッチと、前記スイッ
チを介して入力される前記第１または第２のチャージポ
ンプの出力である駆動信号の高域成分を除去して前記電
圧制御発振器に帰還する積分器とを具備し、基準発振
器、電圧制御発振器、第１、第２のゲート回路、第１、
第２の分周器、第１の位相比較器、第１のチャージポン
プ、積分器を用いて位相引き込み動作を行う第１の位相
同期回路を形成し、基準発振器、電圧制御発振器、第
３、第４、第５の分周器、第２の位相比較器、第２のチ
ャージポンプ、積分器を用いて周波数引き込み動作を行
う第２の位相同期回路を形成し、前記第４の分周器は、
前記分数の分周数を、前記第５の分周器からの出力周波
数が、前記電圧制御発振器に要求された発振周波数を前
記第３の分周器で分周した周波数の近傍で且つ前記第１
の位相同期回路の動作時に 前記第１の位相同期回路の位
相引き込み動作範囲内となるように設定し、前記制御回
路は、前記第２の分周器の出力と前記第１の位相比較器
の出力と前記位相同期回路切り替え信号とを用いて前記
第１の位相比較器に入力される２つの信号が同相状態と
なるように前記第１、第２のゲート回路のゲート動作を
制御するとともに、前記同相状態となった後に前記ルー
プスイッチが前記第１のチャージポンプの出力を通過さ
せるように前記ループ制御信号を生成するという構成を
有している。
に本発明は、基準発振器よりも高い発振周波数を電圧に
応じて変化させる電圧制御発振器と、前記電圧制御発振
器の出力をゲートする第１のゲート回路と、前記第１の
ゲート回路の出力を分周する可変分周器である第１の分
周器と、前記基準発振器の出力をゲートする第２のゲー
ト回路と、前記第２のゲート回路の出力を分周する第２
の分周器と、前記第１、第２の分周器の出力位相を比較
してその結果を出力する第１の位相比較器と、前記第１
の位相比較器の出力を変換して駆動信号を生成する第１
のチャージポンプと、前記第２の分周器の出力と前記第
１の位相比較器の出力と位相同期回路切り替え信号とを
入力して前記第１、第２のゲート回路にそれぞれ制御信
号を出力するとともにループ制御信号を生成する制御回
路と、前記ループ制御信号に基づいて前記第１のチャー
ジポンプの出力を通過させるループスイッチと、前記電
圧制御発振器の出力を分周する第３の分周器と、前記基
準発振器の出力を分周する分数の分周数を持つ可変分周
器を２個以上複数有する第４の分周器と、前記第４の分
周器の出力を分周する第５の分周器と、前記第３、第５
の分周器の出力位相を比較してその結果を出力する第２
の位相比較器と、前記第２の位相比較器の出力を変換し
て駆動信号を生成する第２のチャージポンプと、前記ル
ープスイッチを通過した前記第１のチャージポンプの出
力あるいは前記第２のチャージポンプの出力のどちらか
一方のみを選択的に通過させるスイッチと、前記スイッ
チを介して入力される前記第１または第２のチャージポ
ンプの出力である駆動信号の高域成分を除去して前記電
圧制御発振器に帰還する積分器とを具備し、基準発振
器、電圧制御発振器、第１、第２のゲート回路、第１、
第２の分周器、第１の位相比較器、第１のチャージポン
プ、積分器を用いて位相引き込み動作を行う第１の位相
同期回路を形成し、基準発振器、電圧制御発振器、第
３、第４、第５の分周器、第２の位相比較器、第２のチ
ャージポンプ、積分器を用いて周波数引き込み動作を行
う第２の位相同期回路を形成し、前記第４の分周器は、
前記分数の分周数を、前記第５の分周器からの出力周波
数が、前記電圧制御発振器に要求された発振周波数を前
記第３の分周器で分周した周波数の近傍で且つ前記第１
の位相同期回路の動作時に 前記第１の位相同期回路の位
相引き込み動作範囲内となるように設定し、前記制御回
路は、前記第２の分周器の出力と前記第１の位相比較器
の出力と前記位相同期回路切り替え信号とを用いて前記
第１の位相比較器に入力される２つの信号が同相状態と
なるように前記第１、第２のゲート回路のゲート動作を
制御するとともに、前記同相状態となった後に前記ルー
プスイッチが前記第１のチャージポンプの出力を通過さ
せるように前記ループ制御信号を生成するという構成を
有している。
【００１０】
【作用】本発明は上記構成によって、分数の分周数を持
つ分周器を用いることにより第２の位相同期回路の比較
周波数を任意に設定できることから、分周数を小さく設
定すなわち比較周波数を高く設定することでループ利得
を高くできるため、チャンネル切り替え時に、始めに第
２の位相同期回路により電圧制御発振器の周波数を目標
周波数近傍まで高速に切り替えた後、第１の位相同期回
路に切り替えることにより、時間を要する分周数が大き
い状態での周波数引き込み動作を行わずに、位相引き込
み動作のみを行えばよいため、定常状態でのＳ／Ｎ、Ｃ
／Ｎ等の特性を劣化することなく、チャンネル間周波数
切替時間の短縮を実現することができる。
つ分周器を用いることにより第２の位相同期回路の比較
周波数を任意に設定できることから、分周数を小さく設
定すなわち比較周波数を高く設定することでループ利得
を高くできるため、チャンネル切り替え時に、始めに第
２の位相同期回路により電圧制御発振器の周波数を目標
周波数近傍まで高速に切り替えた後、第１の位相同期回
路に切り替えることにより、時間を要する分周数が大き
い状態での周波数引き込み動作を行わずに、位相引き込
み動作のみを行えばよいため、定常状態でのＳ／Ｎ、Ｃ
／Ｎ等の特性を劣化することなく、チャンネル間周波数
切替時間の短縮を実現することができる。
【００１１】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１２】図１は本発明の一実施例における周波数シ
ンセサイザの構成図である。図１において、１〜９の番
号を付している構成要素は図３と同一のものなので説明
は省略する。図１において図３の構成と異なる点は、電
圧制御発振器１の出力を整数分周する第３の分周器１
１、基準発振器４の出力を分周する分周の分周数を持つ
可変分周器を２個以上複数有する第４の分周器１２、第
４の分周器１２の出力を整数分周する第５の分周器１
３、第３、第５の分周器の出力位相を検出する第２の位
相比較器１４、第２の位相比較器１４の出力を変換しル
ープフィルタ（積分器）８の駆動信号とする第２のチャ
ージポンプ１５、およびループフィルタ（積分器）８の
入力となるチャージポンプ７、１５の出力を位相同期回
路切り替え信号１７Ａに基づき切り替えるスイッチ１７
を設けた点である。なお、電圧制御発振器１、第１、第
２の分周器３、５、基準発振器４、第１の位相比較器
６、第１のチャージポンプ７、及びループフィルタ８に
より、第１の位相同期回路９を構成する。
ンセサイザの構成図である。図１において、１〜９の番
号を付している構成要素は図３と同一のものなので説明
は省略する。図１において図３の構成と異なる点は、電
圧制御発振器１の出力を整数分周する第３の分周器１
１、基準発振器４の出力を分周する分周の分周数を持つ
可変分周器を２個以上複数有する第４の分周器１２、第
４の分周器１２の出力を整数分周する第５の分周器１
３、第３、第５の分周器の出力位相を検出する第２の位
相比較器１４、第２の位相比較器１４の出力を変換しル
ープフィルタ（積分器）８の駆動信号とする第２のチャ
ージポンプ１５、およびループフィルタ（積分器）８の
入力となるチャージポンプ７、１５の出力を位相同期回
路切り替え信号１７Ａに基づき切り替えるスイッチ１７
を設けた点である。なお、電圧制御発振器１、第１、第
２の分周器３、５、基準発振器４、第１の位相比較器
６、第１のチャージポンプ７、及びループフィルタ８に
より、第１の位相同期回路９を構成する。
【００１３】同様に、電圧制御発振器１、第３、第４、
第５の分周器１１、１２、１３、基準発振器４、第２の
位相比較器１４、第２のチャージポンプ１５、及びルー
プフィルタ８により、第２の位相同期回路１６を構成す
る。
第５の分周器１１、１２、１３、基準発振器４、第２の
位相比較器１４、第２のチャージポンプ１５、及びルー
プフィルタ８により、第２の位相同期回路１６を構成す
る。
【００１４】以上のように構成された周波数シンセサイ
ザの動作を説明する。なお、動作を理解しやすいよう
に、第４の分周器１２は２つの分数分周器１２ａ、１２
ｂより構成されるとし、簡単のため第５の分周器１３が
無い場合、言い換えると分周数が１である場合の動作説
明とする。
ザの動作を説明する。なお、動作を理解しやすいよう
に、第４の分周器１２は２つの分数分周器１２ａ、１２
ｂより構成されるとし、簡単のため第５の分周器１３が
無い場合、言い換えると分周数が１である場合の動作説
明とする。
【００１５】まず、チャンネル切り替え時には、始めに
第２の位相同期回路１６により周波数を切り替える。こ
の時、第１の位相同期回路９による定常状態での特性を
損ねないために、電圧制御発振器１の感度、ループフィ
ルタ８の時定数設定に自由度は少なくなっている。しか
し、第２の位相同期回路１６では、比較周波数（分周
数）を任意に設定できるので、比較周波数を高くするこ
とでループ利得を大幅に高くすることができる。例え
ば、第２の位相同期回路１６での比較周波数を４．５Ｍ
Ｈｚ程度にする場合の説明を行う。ここで、周波数シン
セサイザは外部出力の目標周波数を９００ＭＨｚから９
２０ＭＨｚへの切り替えるものとし、基準発振器４は５
ＭＨｚで発振するものを用い、第３の分周器１１の分周
数は２００で固定である。比較周波数を４．５ＭＨｚ程
度にすることを考慮し、始めに可変分周器である第４の
分周器１２ａの分周数（Ｍ１）を１１／１０、第４の分
周器１２ｂの分周数（Ｍ２）を１００／９９と設定して
おけば、当該第４の分周器１２の出力周波数（ｆｒ１）
は４．５ＭＨｚとなり、外部出力の周波数として９００
ＭＨｚを得る。そして、外部出力の周波数を９２０ＭＨ
ｚに切り替えるために、Ｍ１を１４／１３、Ｍ２を１０
８／１０７に切り替えると、ｆｒ１は４．５９９９８７
ＭＨｚとなり、分周数が小さく比較周波数が大きいため
に高速に外部出力９１９．９９７４ＭＨｚが得られる。
目標周波数と外部出力周波数の間に発生するずれは分数
分周器１２の段数に依存し、段数を増加することで精度
の向上は可能である。
第２の位相同期回路１６により周波数を切り替える。こ
の時、第１の位相同期回路９による定常状態での特性を
損ねないために、電圧制御発振器１の感度、ループフィ
ルタ８の時定数設定に自由度は少なくなっている。しか
し、第２の位相同期回路１６では、比較周波数（分周
数）を任意に設定できるので、比較周波数を高くするこ
とでループ利得を大幅に高くすることができる。例え
ば、第２の位相同期回路１６での比較周波数を４．５Ｍ
Ｈｚ程度にする場合の説明を行う。ここで、周波数シン
セサイザは外部出力の目標周波数を９００ＭＨｚから９
２０ＭＨｚへの切り替えるものとし、基準発振器４は５
ＭＨｚで発振するものを用い、第３の分周器１１の分周
数は２００で固定である。比較周波数を４．５ＭＨｚ程
度にすることを考慮し、始めに可変分周器である第４の
分周器１２ａの分周数（Ｍ１）を１１／１０、第４の分
周器１２ｂの分周数（Ｍ２）を１００／９９と設定して
おけば、当該第４の分周器１２の出力周波数（ｆｒ１）
は４．５ＭＨｚとなり、外部出力の周波数として９００
ＭＨｚを得る。そして、外部出力の周波数を９２０ＭＨ
ｚに切り替えるために、Ｍ１を１４／１３、Ｍ２を１０
８／１０７に切り替えると、ｆｒ１は４．５９９９８７
ＭＨｚとなり、分周数が小さく比較周波数が大きいため
に高速に外部出力９１９．９９７４ＭＨｚが得られる。
目標周波数と外部出力周波数の間に発生するずれは分数
分周器１２の段数に依存し、段数を増加することで精度
の向上は可能である。
【００１６】上記の如く第２の位相同期回路１６では、
分周数を小さくして比較周波数を大きくできるためルー
プ利得を大幅に高く設定することが可能であり、高速の
周波数切り替えが可能となるが、これはループフィルタ
８（積分器）の容量を目標周波数の電位に高速にチャー
ジする機能である。
分周数を小さくして比較周波数を大きくできるためルー
プ利得を大幅に高く設定することが可能であり、高速の
周波数切り替えが可能となるが、これはループフィルタ
８（積分器）の容量を目標周波数の電位に高速にチャー
ジする機能である。
【００１７】以上のような周波数引き込みの後、スイッ
チ１７を介して第１の位相同期回路９に切り替えるが、
切り替え時にある多少の周波数ずれは位相引き込みモー
ド範囲内であるため、第１の位相同期回路９に位相整合
回路を設け、当該位相整合回路により位相整合を行うこ
とで、高速に目標周波数にロックすることができる。
チ１７を介して第１の位相同期回路９に切り替えるが、
切り替え時にある多少の周波数ずれは位相引き込みモー
ド範囲内であるため、第１の位相同期回路９に位相整合
回路を設け、当該位相整合回路により位相整合を行うこ
とで、高速に目標周波数にロックすることができる。
【００１８】図２は本発明の一実施例における周波数シ
ンセサイザの要部をより具体化した構成図で、説明の都
合上、図１の構成から省略していた部分も明確に記載し
たものである。
ンセサイザの要部をより具体化した構成図で、説明の都
合上、図１の構成から省略していた部分も明確に記載し
たものである。
【００１９】図２において１〜９の番号を付している構
成要素は図１と同一のものなので説明は略す。２０は第
１のチャージポンプ７とループフィルタ８との間をスイ
ッチするループスイッチで、必要に応じて図１に示した
スイッチ１７と共用しても良い。２１は電圧制御発振器
１と第１の分周器３との間に設けられた第１のゲート回
路、２２は基準発振器４と第２の分周器５との間に設け
られた第２のゲート回路で、具体的には第１、第２のゲ
ート回路２１、２２はＡＮＤ回路等の論理回路で構成で
きる。２３は位相同期回路切り替え信号１７Ａと第２の
分周器５の出力と第１の位相比較器６の出力とを入力と
して、ループスイッチ２０と第１、第２のゲート回路２
１、２２を制御する制御回路である。これらループスイ
ッチ２０、第１、第２のゲート回路２１、２２、及び制
御回路２３により位相整合回路を構成する。
成要素は図１と同一のものなので説明は略す。２０は第
１のチャージポンプ７とループフィルタ８との間をスイ
ッチするループスイッチで、必要に応じて図１に示した
スイッチ１７と共用しても良い。２１は電圧制御発振器
１と第１の分周器３との間に設けられた第１のゲート回
路、２２は基準発振器４と第２の分周器５との間に設け
られた第２のゲート回路で、具体的には第１、第２のゲ
ート回路２１、２２はＡＮＤ回路等の論理回路で構成で
きる。２３は位相同期回路切り替え信号１７Ａと第２の
分周器５の出力と第１の位相比較器６の出力とを入力と
して、ループスイッチ２０と第１、第２のゲート回路２
１、２２を制御する制御回路である。これらループスイ
ッチ２０、第１、第２のゲート回路２１、２２、及び制
御回路２３により位相整合回路を構成する。
【００２０】以上のように構成された位相整合回路の動
作を説明する。図１に示した第２の位相同期回路１６か
ら第１の位相同期回路９への切り替え時においては、第
１の位相比較器６の２つの入力に位相誤差を生じるた
め、第１の位相比較器６の出力と位相同期回路切り替え
信号１７Ａとを入力とする制御回路２３によって、第１
の分周器３と第２の分周器５の入力を制御するゲート回
路２１、２２を位相誤差分の時間だけ制御（ゲート）
し、第１の位相比較器６の２つの入力を同相状態とす
る。また、制御回路２３は位相同期回路切り替え信号１
７Ａの立ち上がりより一定時間だけ遅れて変化するルー
プ制御信号を作る。このループ制御信号によりループス
イッチ２０を直接制御する。これらの動作により、第１
の位相比較器６の２つの入力に位相誤差を生じている場
合でも、同相状態で位相引き込み動作に入ることがで
き、短時間で位相引き込みを完了することができる。す
なわち、ループ切り替え制御の始めに位相調整を行い短
い引き込み時間ですむ状態にした上で、通常の周波数シ
ンセサイザモードとするものである。
作を説明する。図１に示した第２の位相同期回路１６か
ら第１の位相同期回路９への切り替え時においては、第
１の位相比較器６の２つの入力に位相誤差を生じるた
め、第１の位相比較器６の出力と位相同期回路切り替え
信号１７Ａとを入力とする制御回路２３によって、第１
の分周器３と第２の分周器５の入力を制御するゲート回
路２１、２２を位相誤差分の時間だけ制御（ゲート）
し、第１の位相比較器６の２つの入力を同相状態とす
る。また、制御回路２３は位相同期回路切り替え信号１
７Ａの立ち上がりより一定時間だけ遅れて変化するルー
プ制御信号を作る。このループ制御信号によりループス
イッチ２０を直接制御する。これらの動作により、第１
の位相比較器６の２つの入力に位相誤差を生じている場
合でも、同相状態で位相引き込み動作に入ることがで
き、短時間で位相引き込みを完了することができる。す
なわち、ループ切り替え制御の始めに位相調整を行い短
い引き込み時間ですむ状態にした上で、通常の周波数シ
ンセサイザモードとするものである。
【００２１】以上のように本実施例によれば、多チャン
ネル周波数シンセサイザにおいて、第１、第２の位相同
期回路９、１６を設け、かつ第２の位相同期回路１６内
に分数の分周数を持つ分周器を２個以上複数設けるとと
もに、第１の位相同期回路９に図２に示す位相整合回路
を設けることにより、極めて高速な周波数切り替えを行
う周波数シンセサイザが実現できる。すなわち、周波数
切り替えの最初に第２の位相同期回路１６の位相同期ル
ープで目標周波数に高速に近づけておくことにより、周
波数シンセサイザ全体の動作の高速化を実現することが
できる。
ネル周波数シンセサイザにおいて、第１、第２の位相同
期回路９、１６を設け、かつ第２の位相同期回路１６内
に分数の分周数を持つ分周器を２個以上複数設けるとと
もに、第１の位相同期回路９に図２に示す位相整合回路
を設けることにより、極めて高速な周波数切り替えを行
う周波数シンセサイザが実現できる。すなわち、周波数
切り替えの最初に第２の位相同期回路１６の位相同期ル
ープで目標周波数に高速に近づけておくことにより、周
波数シンセサイザ全体の動作の高速化を実現することが
できる。
【００２２】なお、第４の分周器１２の分周数は上記の
値に限定されることなく、任意に設定しても構わないこ
とは言うまでもない。また、第４の分周器１２の段数も
任意である。さらに、位相整合回路も本実施例に限定さ
れるものではなく、ループ切り替え時に、第１、第２の
分周器出力の位相整合をとる機能であればよいことも言
うまでもない。
値に限定されることなく、任意に設定しても構わないこ
とは言うまでもない。また、第４の分周器１２の段数も
任意である。さらに、位相整合回路も本実施例に限定さ
れるものではなく、ループ切り替え時に、第１、第２の
分周器出力の位相整合をとる機能であればよいことも言
うまでもない。
【００２３】
【発明の効果】以上のように本発明によれば、多チャン
ネル周波数シンセサイザにおいて、第１、第２の位相同
期回路を設け、かつ第２の位相同期回路内に分数の分周
数を持つ分周器を２個以上複数設けるとともに、第１の
位相同期回路に位相整合回路を設けることにより、定常
状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を損なうことなくチャ
ンネル間周波数切り替え時間の高速化を可能とする優れ
た周波数シンセサイザを実現できるものである。
ネル周波数シンセサイザにおいて、第１、第２の位相同
期回路を設け、かつ第２の位相同期回路内に分数の分周
数を持つ分周器を２個以上複数設けるとともに、第１の
位相同期回路に位相整合回路を設けることにより、定常
状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を損なうことなくチャ
ンネル間周波数切り替え時間の高速化を可能とする優れ
た周波数シンセサイザを実現できるものである。
【図１】本発明の一実施例における周波数シンセサイザ
の要部ブロック結線図
の要部ブロック結線図
【図２】本発明の一実施例における周波数シンセサイザ
の要部ブロック結線図
の要部ブロック結線図
【図３】従来の周波数シンセサイザのブロック結線図
１ 電圧制御発振器 ２ 高周波出力端子 ３ 第１の分周器 ４ 基準発振器 ５ 第２の分周器 ６ 第１の位相比較器 ７ 第１のチャージポンプ ８ ループフィルタ ９ 第１の位相同期回路 １１ 第３の分周器 １２ 第４の分周器 １３ 第５の分周器 １４ 第２の位相比較器 １５ 第２のチャージポンプ １６ 第２の位相同期回路 １７ スイッチ ２０ ループスイッチ ２１ ゲート回路 ２２ ゲート回路 ２３ 制御回路
フロントページの続き (56)参考文献 特開 平３−38921（ＪＰ，Ａ) 特開 昭55−664（ＪＰ，Ａ) 特開 平２−33218（ＪＰ，Ａ) 特開 昭61−128629（ＪＰ，Ａ) 特開 昭63−215115（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 基準発振器よりも高い発振周波数を電圧
に応じて変化させる電圧制御発振器と、前記電圧制御発
振器の出力をゲートする第１のゲート回路と、前記第１
のゲート回路の出力を分周する可変分周器である第１の
分周器と、前記基準発振器の出力をゲートする第２のゲ
ート回路と、前記第２のゲート回路の出力を分周する第
２の分周器と、前記第１、第２の分周器の出力位相を比
較してその結果を出力する第１の位相比較器と、前記第
１の位相比較器の出力を変換して駆動信号を生成する第
１のチャージポンプと、前記第２の分周器の出力と前記
第１の位相比較器の出力と位相同期回路切り替え信号と
を入力して前記第１、第２のゲート回路にそれぞれ制御
信号を出力するとともにループ制御信号を生成する制御
回路と、前記ループ制御信号に基づいて前記第１のチャ
ージポンプの出力を通過させるループスイッチと、前記
電圧制御発振器の出力を分周する第３の分周器と、前記
基準発振器の出力を分周する分数の分周数を持つ可変分
周器を２個以上複数有する第４の分周器と、前記第４の
分周器の出力を分周する第５の分周器と、前記第３、第
５の分周器の出力位相を比較してその結果を出力する第
２の位相比較器と、前記第２の位相比較器の出力を変換
して駆動信号を生成する第２のチャージポンプと、前記
ループスイッチを通過した前記第１のチャージポンプの
出力あるいは前記第２のチャージポンプの出力のどちら
か一方のみを選択的に通過させるスイッチと、前記スイ
ッチを介して入力される前記第１または第２のチャージ
ポンプの出力である駆動信号の高域成分を除去して前記
電圧制御発振器に帰還する積分器とを具備し、基準発振
器、電圧制御発振器、第１、第２のゲート回路、第１、
第２の分周器、第１の位相比較器、第１のチャージポン
プ、積分器を用いて位相引き込み動作を行う第１の位相
同期回路を形成し、基準発振器、電圧制御発振器、第
３、第４、第５の分周器、第２の位相比較器、第２のチ
ャージポンプ、積分器を用いて周波数引き込み動作を行
う第２の位相同期回路を形成し、前記第４の分周器は、
前記分数の分周数を、前記第５の分周器からの出力周波
数が、前記電圧制御発振器に要求された発振周波数を前
記第３の分周器で分周した周波数の近傍で且つ前記第１
の位相同期回路の動作時に前記第１の位相同期回路の位
相引き込み動作範囲内となるように設定し、前記制御回
路は、前記第２の 分周器の出力と前記第１の位相比較器
の出力と前記位相同期回路切り替え信号とを用いて前記
第１の位相比較器に入力される２つの信号が同相状態と
なるように前記第１、第２のゲート回路のゲート動作を
制御するとともに、前記同相状態となった後に前記ルー
プスイッチが前記第１のチャージポンプの出力を通過さ
せるように前記ループ制御信号を生成することを特徴と
する周波数シンセサイザ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154701A JP2892886B2 (ja) | 1992-06-15 | 1992-06-15 | 周波数シンセサイザ |
| DE69314519T DE69314519T2 (de) | 1992-03-11 | 1993-03-02 | Frequenzsynthetisierer |
| EP93301569A EP0560525B1 (en) | 1992-03-11 | 1993-03-02 | Frequency synthesizer |
| US08/025,467 US5332978A (en) | 1992-03-11 | 1993-03-03 | Frequency synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154701A JP2892886B2 (ja) | 1992-06-15 | 1992-06-15 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637632A JPH0637632A (ja) | 1994-02-10 |
| JP2892886B2 true JP2892886B2 (ja) | 1999-05-17 |
Family
ID=15590064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4154701A Expired - Fee Related JP2892886B2 (ja) | 1992-03-11 | 1992-06-15 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2892886B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159455A (ja) * | 2003-11-20 | 2005-06-16 | Kawasaki Microelectronics Kk | 位相周波数比較装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55664A (en) * | 1978-06-19 | 1980-01-07 | Toshiba Corp | Frequency synthesizer |
| JPS61128629A (ja) * | 1984-11-27 | 1986-06-16 | Nec Corp | Ｐｌｌ変調器 |
| JPS63215115A (ja) * | 1987-03-04 | 1988-09-07 | Hitachi Ltd | Ｐｌｌ方式周波数シンセサイザ |
| JP2663537B2 (ja) * | 1988-07-22 | 1997-10-15 | 松下電器産業株式会社 | 周波数シンセサイザ |
| JP2758443B2 (ja) * | 1989-07-05 | 1998-05-28 | アイコム株式会社 | Ｐｌｌ周波数シンセサイザー |
-
1992
- 1992-06-15 JP JP4154701A patent/JP2892886B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0637632A (ja) | 1994-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
| JP3317837B2 (ja) | Ｐｌｌ回路 | |
| JPS6256689B2 (ja) | ||
| WO2007080918A1 (ja) | 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ | |
| JPH0761009B2 (ja) | 周波数シンセサイザ | |
| JPH0340333A (ja) | チューナ選局装置 | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| FI95522B (fi) | Jänniteohjattu oskillaattori, jolla on laaja taajuusalue | |
| JP3567779B2 (ja) | シンセサイザ及び基準信号生成回路 | |
| JP2790564B2 (ja) | 周波数シンセサイザ | |
| JP2601096B2 (ja) | 周波数シンセサイザ | |
| JPH09307439A (ja) | 周波数シンセサイザ | |
| RU2602991C1 (ru) | Быстродействующий синтезатор частот | |
| JP3797791B2 (ja) | Ｐｌｌシンセサイザ発振器 | |
| JP2002009618A (ja) | Ｐｌｌ回路を用いた公称周波数の生成方法およびｐｌｌ回路 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JP3596172B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR100361903B1 (ko) | 무선 이동 통신용 부고조파 주입동기 전압제어 발진회로 | |
| JP2773481B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JP2004241960A (ja) | 周波数シンセサイザ | |
| JPH07154252A (ja) | 位相同期回路 | |
| JPH0653828A (ja) | 分周器 | |
| JP2006186576A (ja) | 位相同期ループ形周波数シンセサイザ | |
| JPS6355814B2 (ja) | ||
| JPH09148928A (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |