JP2768708B2 - 位相同期回路およびこれに用いるチャージポンプならびに位相同期回路の運転方法 - Google Patents

位相同期回路およびこれに用いるチャージポンプならびに位相同期回路の運転方法

Info

Publication number
JP2768708B2
JP2768708B2 JP63319221A JP31922188A JP2768708B2 JP 2768708 B2 JP2768708 B2 JP 2768708B2 JP 63319221 A JP63319221 A JP 63319221A JP 31922188 A JP31922188 A JP 31922188A JP 2768708 B2 JP2768708 B2 JP 2768708B2
Authority
JP
Japan
Prior art keywords
current
transistor
phase
circuit
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63319221A
Other languages
English (en)
Other versions
JPH02164128A (ja
Inventor
栄作 斉木
伸太郎 鈴村
徳亨 唐沢
高 大枝
龍太郎 堀田
勝彦 常田
憲 浦上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63319221A priority Critical patent/JP2768708B2/ja
Publication of JPH02164128A publication Critical patent/JPH02164128A/ja
Application granted granted Critical
Publication of JP2768708B2 publication Critical patent/JP2768708B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、磁気ディスク装置におけるデータの読み出
しに用いられるデータセパレート用位相同期回路および
これに用いるチャージポンプならびに位相同期回路の運
転方法に関する。
[従来の技術] 磁気ディスク装置等では、ディスクから読み出された
信号をデータとクロックに弁別する必要がある。この弁
別のために必要な同期クロック信号を生成する部分が位
相同期回路である。
第5図に位相同期回路のブロック図を示す。同図に示
す位相同期回路は、位相比較器1、チャージポンプ2、
ループフィルタ3および電圧制御発振器(以下VCOと略
記する)5から構成される。
位相比較器1は、ディスクからの読み出し信号11と、
上記VCO5が出力するVCOクロック12の位相を比較し、読
み出し信号11の位相がVCOクロック12の位相より進んで
いる場合は、その時間だけINC信号13を出力し、逆に、V
COクロック12より遅れている場合は、その時間だけDEC
信号14を出力する。
チャージポンプ2は、このINC信号13およびDEC信号14
を設け、INC信号13が入力された時間だけ、ループフィ
ルタ3に対し、チャージ動作を行う。一方、DEC信号14
が入力された時間だけ、ループフィルタ3に対し、ディ
スチャージ動作を行う。
ループフィルタ3は、上記チャージ動作またはディス
チャージ動作による電荷量15を積分して、VCO制御電圧1
6を生成する。
VCO5は、VCO制御電圧16に対応した周波数のVCOクロッ
ク12を出力する。
このように位相同期回路が動作してVCOクロック12の
位相を読み出し、データ11の位相に一致させる。
上記した位相比較器1、チャージポンプ2およびルー
プフィルタ3の一般的回路構成については、例えば、
「最新フロッピーディスク装置とその応用ノウハウ」CQ
出版社(1984)第164頁に述べられている。第6図にそ
のような一般的回路構成を示す。
第6図において、位相比較器1は、Dタイプフリップ
フロップ(以下DFFと略記する)23,24と、NANDゲート25
とから構成される。
また、チャージポンプ2は、チャージ電流源21および
ディスチャージ電流源22と、上記DFF23の出力であるINC
信号13によりオンされてチャージ電流源21をループフィ
ルタ3に接続するスイッチ26と、上記DFF24の出力であ
るDEC信号14によりオンされてディスチャージ電流源22
をループフィルタ3に接続するスイッチ27とを有して構
成される。
さらに、ループフィルタ3は、抵抗R11およびコンデ
ンサC11を直列に接続したものと、これらと並列に接続
されるコンデンサC21とよりなる積分回路にて構成され
る。
この第6図に示す回路は、次のように動作する。
今、読み出し信号11の位相がVCOクロック12の位相よ
り進んでいるとすると、まず、読み出しデータ11の立ち
上りエッジでDFF23の出力であるINC信号13がアサートさ
れる。チャージポンプ2は、このINC信号13のアサート
を受けて、スイッチ26をオンして、チャージ電流源21に
よりループフィルタ3にチャージを行う。その後、VCO
クロック12の立ち上りエッジでDFF24の出力であるDEC信
号14がアサートされると、NANDゲート25の出力がロウレ
ベルになり、DFF23,24がクリアされ、INC信号13、DEC信
号14ともネゲートされる。
すなわち、読み出し信号11とVCOクロック12の位相差
に対応する時間だけスイッチ26がオンしてチャージを行
う。逆に、読み出し信号11の位相がVCOクロック12の位
相より遅れている場合も、その位相差に対応する時間だ
けスイッチ27がオンして、ディスチャージを行う。
[発明が解決しようとする課題] 上記従来技術は、位相同期回路が位相引き込みを完了
し、読み出し信号11とVCOクロック12の位相がほぼ一致
した状態では、位相比較器1の出力パルス幅はほぼ零に
等しくなる。
しかし、チャージポンプの電流オンオフ用スイッチ2
6,27のスイッチングスピードには限界がある。しかも、
スイッチ26と27とは、回路構成の違い等からスイッチン
グスピードに差異が生じる。スイッチ26は、パルス幅tI
以下の入力に対しては応答できない。また、スイッチ27
はパルス幅tD以下の入力に対しては応答できない。この
現象を第7図に示す。
第7図において、横軸は読み出しデータ11とVCOクロ
ック12の位相差であり、縦軸はチャージポンプの出力と
なるチャージ電荷量およびディスチャージ電荷量であ
る。理想的な線形応答では、グラフは原点を通る直線と
なるが、実際には、同図に示すように、位相差が零付近
では出力電荷量が零になってしまう。
この状態では、位相同期回路は、フィードバック制御
が働かず(不感帯)、開ループ状態となり、系の安定性
を低下させる。これは、システムのジッタ等の原因とな
り、性能劣化につながる。
これに対して、ディスチャージ電流源に、対応するチ
ャージ電流源のチャージ電流を打ち消し得るディスチャ
ージ電流源を、本来のディスチャージ電流源の他に付加
し、かつ、ディスチャージ電流源にのみスイッチを設け
て、チャージポンプを構成することが考えられる。この
場合、ディスチャージ電流源は、複数設けられている。
上記した方式によれば、ディスチャージ電流源側にあ
るスイッチをすべてオフとすると、チャージ電流源が作
用し、一方、上記スイッチをすべてオンすると、チャー
ジ電流源の作用が打ち消された上、ディスチャージ電流
源が作用して、ディスチャージ動作となる。従って、チ
ャージ動作からディスチャージ動作に連続的に移行する
ので、上述した不感帯を生じることが防止される。
しかし、この方式であっても、従来の位相同期回路に
は、次のような問題があった。
位相同期回路のチャージポンプのスイッチは、一般に
トランジスタにて構成される。この場合、トランジスタ
は、位相引き込み時に大電流を流すことができるように
形成されているものが用いられる。ところで、位相同期
回路は、位相同期時には、電流はそれ程必要とせず、む
しろ高速で応答できることが望まれる。しかし、上記し
た大電流用トランジスタは、応答特性が悪いという問題
がある。また、大電流を流している場合と、小電流を流
している場合とで、特性に差があり、設計値通りの特性
を期待し難いという問題もある。
このように、従来の位相同期回路では、不感帯を生じ
て動作が不安定となったり、また、位相同期時に、応答
特性が悪いために正確な同期をとることができず、位相
ずれを起こすという問題があった。
本発明は、上記問題点を解決すべくなされたもので、
位相差が零付近での位相同期回路の開ループ状態、すな
わち、不感帯の発生を回避でき、また、大電流を要する
位相引き込みに対応できると共に、位相同期時に正確に
同期をとることが可能な位相同期回路を提供することに
ある。
また、本発明の他の目的は、上記位相同期回路に好適
なチャージポンプを提供することにある。
さらに、本発明の他の目的は、上記位相同期回路の運
転方法を提供することにある。
[課題を解決するための手段] 本願は、上記目的を達成する手段として、次の発明を
提供する。
第1の発明は、外部入力信号と電圧制御発振器の発振
信号の位相差を検出する位相比較器と、前記位相比較器
の出力信号に従って電流のチャージおよびディスチャー
ジを行なうチャージポンプと、前記チャージポンプの出
力電流を平滑化して前記電圧制御発振器の制御電圧を生
成するループフィルタと、前記ループフィルタの制御電
圧により発振信号の周波数を変化させる前記電圧制御発
振器よりなる位相同期回路において、 上記チャージポンプとして、位相引き込み時に用いる
ものと、位相同期時に用いるものを設け、 各チャージポンプは、チャージ動作とディスチャージ
動作がスイッチにより切り替わるチャージ電流源とディ
スチャージ電流源とを有して構成されることを特徴とす
る。
また、第2の発明は、位相同期回路において用いられ
る位相引き込み用チャージポンプであって、 チャージ電流源とディスチャージ電流源とを有すると
共に、いずれか一方に、当該チャージポンプのチャージ
動作とディスチャージ動作とを切り替えるスイッチを設
け、 さらに、位相引き込み時以外は、その動作を実質的に
無効化する無効化手段を設けたことを特徴とする。
さらに、第3の発明は、位相同期回路の運転方法であ
って、 位相引き込み時には、主として位相引き込み用のチャ
ージポンプにより、チャージ、ディスチャージ動作を行
なわせ、 位相同期時には、該位相引き込み用チャージポンプの
動作を停止させるか、または、電流値を抑制し、位相同
期用チャージポンプにより、チャージ、ディスチャージ
動作を行なわせることを特徴とする。
上記第1発明の位相同期回路は、第2発明のチャージ
ポンプと同様に、そのチャージポンプのうち、位相引き
込み用のものに、位相引き込み時以外は、その動作を実
質的に無効化する無効化手段を設けることが好ましい。
この無効化手段は、上記第2発明に含まれるものにつ
いても、チャージ電流およびディスチャージ電流の電流
値を位相引き込み時以外は抑制するようチャージ電流源
およびディスチャージ電流源を制御する電流切替回路を
備えることにより構成することができる。
この電流切替回路は、リード状態およびライト状態を
設定するリード/ライト信号と、引き込み期間を設定す
るための引き込み信号とにより電流切替え回路を生成
し、これにより上記各電流源を制御する構成とすること
が好ましい。
上記各発明のチャージポンプに設けられる、上記ディ
スチャージ電流源は、本来のディスチャージ電流源と、
チャージ電流源のチャージ電流キャンセル用の電流源と
に分離して設けられ、かつ、各々に、当該チャージポン
プのチャージ動作とディスチャージ動作を切り替えるス
イッチを設けて構成することが好ましい。
上記分離して設けられたスイッチは、同一構造の半導
体回路にて構成されるものであることが好ましい。例え
ば、分離された各スイッチを、NPNトランジスタに揃え
て構成したり、PNPトランジスタに揃えて構成したりす
ることができる。好ましくは、NPNトランジスタにて構
成する。
[作 用] 本願の発明は、上記チャージポンプとして、位相引き
込み時に用いるものと、位相同期時に用いるものを設け
ているので、大電流を要する位相引き込み時と、大電流
を要しないが安定に応答できて、位相ずれを起こすこと
なく正確に同期をとる必要がある位相同期時とに、的確
に対応することができる。
位相引き込み過程では、読み出し信号に対してVCOク
ロックの位相を高速に引き込む必要があり、ループゲイ
ンを高くするためにINC電流およびDEC電流を大きくす
る。一方、位相同期過程では、読み出し信号に対し、VC
Oクロックを安定追従させる必要から、位相引き込み過
程に比べINC電流およびDEC電流を小さくする。そこで、
チャージポンプを、位相引き込み用と位相同期用にそれ
ぞれ設けることにより、INC電流スイッチおよびDEC電流
スイッチを電流値に合せて適正に構成できるため、スイ
ッチング速度の高速化が図れる。その結果、高性能なチ
ャージポンプを構成することができるため、位相同期回
路を常に閉ループ状態に保ち、追従特性を劣化させるこ
とがない。
この結果、第8図に示す動作特性が得られる。
なお、上記位相引き込み用チャージポンプの電流源を
位相引き込み期間と位相同期期間とで電流値を切替える
こと、すなわち、位相引き込み期間のみ大電流を流し、
他の期間は小電流値を設定することにより、大幅な低消
費電力化を達成できる。
また、INC電流スイッチとDEC電流スイッチを一対の構
造、同一サイズのNPN型トランジスタで構成すれば、チ
ャージ電流とディスチャージ電流の特性を合せることが
できるため、高性能なチャージポンプ回路を得ることが
できる。
さらに、本願発明は、チャージポンプをキャンセル型
の構成とし、キャンセル用の電流源を有する側、例え
ば、ディスチャージ電流源側に切り替えるスイッチを設
けて、チャージ動作とディスチャージ動作を切り替える
ことができる。その結果、INC電流とDEC電流とを、位相
差が零付近でも、不感帯を生じることなく、連続的に移
行させることができる。
[実施例] 以下、本発明の一実施例について図面を参照して説明
する。
第1図に、本発明の一実施例である位相同期回路の概
要を示す。なお、第1図には、VCOの図示は省略してあ
る。VCOには公知のものを用いることができる。
第1図に示す実施例の位相同期回路は、外部入力信号
である読み出し信号11とVCOクロック12との位相差を検
出する位相比較器1と、該位相比較器1の出力信号に応
じて電流のチャージ(流し出し)およびディスチャージ
(引き込み)を行う位相引き込み用チャージポンプ2Hお
よび位相同期用チャージポンプ2Nと、これらのチャージ
ポンプ2H,2Nの出力電流を平滑化して、第1図では図示
しないVCOの制御電圧を生成するループフィルタ3と、
リード/ライト信号18および引き込み信号19により、上
記チャージポンプ2Hのディスチャージ電流値を切り替え
る電流切替回路4と、図示しないが上記ループフィルタ
3の後段に接続されるVCOとを備えて構成される。
位相比較器1は、読み出し信号11とVCOクロック12と
により、位相引き込み時のINC信号13HとDEC信号14H、お
よび、位相同期時のINC信号13NとDEC信号14Nを生成し、
それぞれのチャージポンプ2H,2Nに送出する。
位相引き込み用のチャージポンプ2Hは、チャージ電流
源21Hは、ディスチャージ電流源22H,32H、INC電流スイ
ッチ26HおよびDEC電流スイッチ27Hから構成される。ま
た、位相同期用チャージポンプ2Nの構成は、上記チャー
ジポンプ2Hと同様に、チャージ電流源21N、ディスチャ
ージ電流源22N,32N、INC電流スイッチ26NおよびDEC電流
スイッチ27Nを有して構成される。
上記チャージポンプ2Hおよび2Nは、具体的には、第2
図に示すような構成となっている。なお、第2図に示す
回路構成は、電流切替機能を有する、位相引き込み用チ
ャージポンプ2Hのものである。
チャージ電流源21Hは、PNP型トランジスタQ2,Q3およ
び抵抗R3,R4で、ディスチャージ電流源32H,22HはQ8,R5
とQ9,R6でそれぞれ構成される。また、INC電流スイッチ
は、1対のNPN型トランジスタQ4,Q5、DEC電流スイッチ
は、1対のNPN型トランジスタQ6,Q7で構成される。上記
トランジスタQ2とQ3とは、カレントミラー回路を構成し
ている。
電流切替回路4は、リード/ライト信号18と引き込み
信号19とにより、ディスチャージ電流源22H,32Hの電流
値を切替えるために設けられている。すなわち、第2図
に示すように、リード/ライト信号18と引き込み信号19
との論理和をとるオアゲート41と、該オアゲート41から
出力される電流切替信号42によりオンオフ制御されるト
ランジスタQ1を含む抵抗R2およびR1の並列抵抗回路と、
該並列抵抗回路の出力により、上記チャージ電流源21H
およびディスチャージ電流源22H,32Hの電流値を制御す
るトランジスタQ11と、該トランジスタQ11より制御され
る上記トランジスタQ10とを含んで構成される。
INC電流およびDEC電流は、電流切替回路4の抵抗R1,R
2により設定できる。ここで、抵抗R1とR2の関係は、R1
>R2である。トランジスタQ1がオフの場合、電流Iは、
およそ(Vcc−Vp)/R1となる。一方、位相引き込み期間
では、トランジスタQ1がオンするため、電流Iはおよそ となる。従って、電流Iは、トランジスタQ1がオンの場
合、オフの場合に比べて、大きく設定できる。
上記トランジスタQ11は、上記トランジスタQ10と、上
記ディスチャージ電流源22H,32Hを構成するトランジス
タQ8,Q9とでカレントミラー回路を構成している。
次に、本実施例の作用について、第3図および第4図
をも参照して説明する。
まず、第3図のタイミングチャートを参照して位相比
較器1の作用について説明する。
読み出し信号11に対し、VCOクロック12が図に示すタ
イミングで位相比較器1に入力されると、位相比較器
は、INC信号13およびDEC信号14を出力する。INC信号13
は、読み出し信号11の立ち上りエッジによりロウレベル
となり、VCOクロック12の立ち下りエッジによりハイレ
ベルに変化する。他方、DEC信号14は、データ転送速度
に対応した一定パルス幅の読み出し信号11に相当するも
のである。
このINC信号およびDEC信号に従い、チャージポンプ2
H,2Nから、各々チャージ、ディスチャージ電流15が出力
される。
なお、位相同期期間と位相引き込み期間とでは、INC
電流およびDEC電流の大きさが異なる。このため、本実
施例では、各々に対応するチャージポンプ2H,2Nを区別
して用いている。従って、上記したINC信号およびDEC信
号は、各々チャージポンプ2H,2Nに対して、13H,13Nおよ
び14H,14Nとして出力される。
次に、位相同期用のチャージポンプ2Nでチャージポン
プ動作について説明する。
読み出し信号の位相がVCOクロックの位相より進んで
いる場合、ループフィルタ3に対し、チャージ電流源21
Nによりチャージ動作を行うことから、INC電流スイッチ
26NおよびDEC電流スイッチ27Nとも開となる。逆に、読
み出し信号の位相がVCOクロックの位相より遅れている
場合、ループフィルタ3に対し、ディスチャージ電流源
22Nによりディスチャージ動作を行うことからINC電流ス
イッチ26N、DEC電流スイッチ27Nとも閉となる。
すなわち、この回路方式では、チャージ電流源21Nの
電流は、ディスチャージ電流源32Nによりキャンセルさ
れることになる。従って、この電流キャンセル型のチャ
ージポンプ2Nでは、従来技術の問題点である位相差が零
近くでは出力電荷量が零になってしまう(不感帯)こと
はない。ディスクからデータを読み出す場合、同期信号
に対しVCOクロックの位相を高速に合せるための位相引
き込み状態がある。この場合、チャージポンプ2HのINC
電流およびDEC電流を大きくしてループゲインを高め
る。
次に、位相引き込みが完了すると、有効な読み出しデ
ータを出力するため、チャージポンプを位相引き込み用
から位相同期用に切替え、位相同期過程に入る。この位
相同期過程では、読み出し信号に対し、VCOクロックを
安定に追従させることから、位相引き込み過程に比べIN
C電流およびDEC電流を小さくする。
次に、第4図を参照して電流切替回路の動作について
説明する。
電流切替回路4では、オアゲート41に、リード/ライ
ト信号18と引き込み信号19を入力することにより、電流
切替信号42が得られる。この電流切替信号42は、入力信
号18,19がいずれもロウレベルであるとき、ロウレベル
となる。
この電流切替信号42がロウレベルになると、トランジ
スタQ1がオンする。その結果、抵抗R1,R2からなる並列
抵抗回路の電流Iが増大する。これに伴なって、トラン
ジスタQ8,Q9およびQ10のベース電流が増加する。
従って、ディスチャージ電流源32Hおよび22Hのディス
チャージ電流値を大きくすることができる。同様に、ト
ランジスタQ10と直列に接続されているトランジスタQ2
の電流も増加して、これとカレントミラー回路を構成し
ているトランジスタQ3の電流も増加して、チャージ電流
値を大きくすることができる。
上記実施例において、第2図に示すNPNトランジスタQ
4,Q5,Q6,Q7の構造およびサイズを同一にすることで、ス
イッチング特性を合せることができる。この結果、高性
能なチャージポンプを実現できる。
[発明の効果] 以上説明したように本発明によれば、位相差が零付近
での位相同期回路の開ループ状態、すなわち、不感帯の
発生を回避でき、また、大電流を要する位相引き込みに
対応できると共に、位相同期時に正確に同期をとること
が可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例の概略構成を示すブロック
図、第2図は本発明の一実施例に用いられるチャージポ
ンプ回路および電流切替回路を示す回路構成図、第3図
は本発明の一実施例の作用を説明するためのタイミング
チャート、第4図は電流切替回路の動作を示すタイミン
グチャート、第5図は位相同期回路の一般的構成を示す
ブロック図、第6図は従来の位相同期回路の回路構成を
示すブロック図、第7図は従来の位相同期回路の動作特
性を示すグラフ、第8図は本発明の位相同期回路の動作
特性を示すグラフである。 1……位相比較器、2H……位相引き込み用チャージポン
プ、2N……位相同期用チャージポンプ、3……ループフ
ィルタ、4……電流切替回路、5……VCO(電圧制御発
振器)、21H,21N……チャージ電流源、22H,22N,32H,32
N,……ディスチャージ電流源、26H,26N……INC電流スイ
ッチ、27H,27N……DEC電流スイッチ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 唐沢 徳亨 神奈川県横浜市戸塚区吉田町292番地 日立ビデオエンジニアリング株式会社内 (72)発明者 大枝 高 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロ ニクス機器開発研究所内 (72)発明者 堀田 龍太郎 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロ ニクス機器開発研究所内 (72)発明者 常田 勝彦 神奈川県小田原市国府津2880番地 株式 会社日立製作所小田原工場内 (72)発明者 浦上 憲 群馬県高崎市西横手町111番地 株式会 社日立製作所高崎工場内 (56)参考文献 特開 昭58−130631(JP,A) 特開 昭60−148220(JP,A) 特開 昭63−90214(JP,A) 実開 昭63−165931(JP,U) (58)調査した分野(Int.Cl.6,DB名) H03L 1/00 - 7/26

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】外部入力信号と電圧制御発振器の発振信号
    の位相差を検出する位相比較器と、前記位相比較器の出
    力信号に従って電流のチャージおよびディスチャージを
    行なうチャージポンプと、前記チャージポンプの出力電
    流を平滑化して前記電圧制御発振器の制御電圧を生成す
    るループフィルタと、前記ループフィルタの制御電圧に
    より発振信号の周波数を変化させる前記電圧制御発振器
    よりなる位相同期回路において、 前記チャージポンプとして、位相引き込み時に用いる位
    相引き込み用チャージポンプと、位相同期時に用いる位
    相同期用チャージポンプとを有し、 前記各チャージポンプは、 一方がチャージ動作を行うためのチャージ電流を出力
    し、他方がディスチャージ動作を行うためのディスチャ
    ージ電流を出力する第1の電流源および第2の電流源
    と、 チャージ動作とディスチャージ動作とを切り替える電流
    スイッチとを備え、 前記第1の電流源は、電流を出力するための第1のトラ
    ンジスタと、この第1のトランジスタと共にカレントミ
    ラー回路を構成して、前記第1のトランジスタの出力電
    流を制御する第2のトランジスタとを有し、 前記第2の電流源は、当該電流源本来の出力電流、およ
    び、前記第1の電流源の出力電流をキャンセルするため
    のキャンセル用電流を出力するための、第3、第4のト
    ランジスタを有し、 前記電流スイッチは、第3および第4のトランジスタと
    接続されて、チャージ動作とディスチャージ動作の切替
    に応じて、該第3および第4のトランジスタの出力電流
    をオンオフする制御を行い、 前記位相引き込み用チャージポンプは、チャージ電流お
    よびディスチャージ電流の電流値を、位相引き込み時以
    外は抑制するよう第1の電流源および第2の電流源を制
    御する電流切替回路をさらに備え、 前記電流切替回路は、 位相引き込み時か否かを示す信号を受け付けて、位相引
    き込み時以外のタイミングでは電流を抑制する制御を行
    う電流抑制回路と、 前記第2のトランジスタと直列に接続され、該第2のト
    ランジスタの電流を制御する第5のトランジスタと、 前記第3のトランジスタ、第4のトランジスタおよび第
    5のトランジスタと接続してカレントミラー回路を構成
    し、第3、第4および第5の各トランジスタの出力電流
    を制御する第6のトランジスタとを備え、 前記第6のトランジスタは、前記電流抑制回路によって
    規定される電流に応じて、第3、第4および第5の各ト
    ランジスタの出力電流を制御すること を特徴とする位相同期回路。
  2. 【請求項2】位相同期回路において用いられる位相引き
    込み用チャージポンプであって、 一方がチャージ動作を行うためのチャージ電流を出力
    し、他方がディスチャージ動作を行うためのディスチャ
    ージ電流を出力する第1の電流源および第2の電流源
    と、 チャージ動作とディスチャージ動作とを切り替える電流
    スイッチと、 チャージ電流およびディスチャージ電流の電流値を、位
    相引き込み時以外は抑制するよう第1の電流源および第
    2の電流源を制御する電流切替回路とを備え、 前記第1の電流源は、電流を出力するための第1のトラ
    ンジスタと、この第1のトランジスタと共にカレントミ
    ラー回路を構成して、前記第1のトランジスタの出力電
    流を制御する第2のトランジスタとを有し、 前記第2の電流源は、当該電流源本来の出力電流、およ
    び、前記第1の電流源の出力電流をキャンセルするため
    のキャンセル用電流を出力するための、第3、第4のト
    ランジスタを有し、 前記電流スイッチは、第3および第4のトランジスタと
    接続されて、チャージ動作とディスチャージ動作の切替
    に応じて、該第3および第4のトランジスタの出力電流
    をオンオフする制御を行い、 前記電流切替回路は、 位相引き込み時か否かを示す信号を受け付けて、位相引
    き込み時以外のタイミングでは電流を抑制する制御を行
    う電流抑制回路と、 前記第2のトランジスタと直列に接続され、該第2のト
    ランジスタの電流を制御する第5のトランジスタと、 前記第3のトランジスタ、第4のトランジスタおよび第
    5のトランジスタと接続してカレントミラー回路を構成
    し、第3、第4および第5の各トランジスタの出力電流
    を制御する第6のトランジスタとを備え、 前記第6のトランジスタは、前記電流抑制回路によって
    規定される電流に応じて、第3、第4および第5の各ト
    ランジスタの出力電流を制御すること を特徴とするチャージポンプ。
JP63319221A 1988-12-17 1988-12-17 位相同期回路およびこれに用いるチャージポンプならびに位相同期回路の運転方法 Expired - Lifetime JP2768708B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63319221A JP2768708B2 (ja) 1988-12-17 1988-12-17 位相同期回路およびこれに用いるチャージポンプならびに位相同期回路の運転方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63319221A JP2768708B2 (ja) 1988-12-17 1988-12-17 位相同期回路およびこれに用いるチャージポンプならびに位相同期回路の運転方法

Publications (2)

Publication Number Publication Date
JPH02164128A JPH02164128A (ja) 1990-06-25
JP2768708B2 true JP2768708B2 (ja) 1998-06-25

Family

ID=18107760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63319221A Expired - Lifetime JP2768708B2 (ja) 1988-12-17 1988-12-17 位相同期回路およびこれに用いるチャージポンプならびに位相同期回路の運転方法

Country Status (1)

Country Link
JP (1) JP2768708B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04207320A (ja) * 1990-11-29 1992-07-29 Mitsubishi Electric Corp チャージポンプ回路
US6002538A (en) * 1994-03-18 1999-12-14 Fujitsu, Ltd. PRML regenerating apparatus having adjusted slice levels
WO2002099971A1 (fr) * 2001-05-30 2002-12-12 Thine Electronics, Inc. Circuit integre a semi-conducteur

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58130631A (ja) * 1982-01-28 1983-08-04 Fujitsu Ltd フエイズロツクドル−プ
JPS60148220A (ja) * 1984-01-13 1985-08-05 Nec Corp チヤ−ジポンプ回路
JPH0793574B2 (ja) * 1986-10-03 1995-10-09 松下電器産業株式会社 多モ−ドpll回路
JPH0722908Y2 (ja) * 1987-04-17 1995-05-24 三洋電機株式会社 Pll回路

Also Published As

Publication number Publication date
JPH02164128A (ja) 1990-06-25

Similar Documents

Publication Publication Date Title
US6781425B2 (en) Current-steering charge pump circuit and method of switching
JP3208736B2 (ja) Pll回路
JPH11330958A (ja) 位相検出装置
JPS5885624A (ja) 電圧制御の発振器
KR100568538B1 (ko) 자기 바이어스 위상 동기 루프
EP0376847B1 (en) PLL synthesizer
JP3193805B2 (ja) Pll回路
JP2001274682A (ja) フェーズロックドループ回路
JP2768708B2 (ja) 位相同期回路およびこれに用いるチャージポンプならびに位相同期回路の運転方法
KR970002948B1 (ko) 비트 클럭 재생 장치
JP4598691B2 (ja) Pll回路及び半導体装置
JP4727538B2 (ja) 位相同期回路
JPH09238073A (ja) 位相同期回路
JPH06216766A (ja) 位相周波数比較回路
JP3201042B2 (ja) 位相周波数比較回路
JP2870466B2 (ja) 位相同期回路
JPH05206845A (ja) 位相同期回路
JP2000013220A (ja) 位相同期回路
JPH0779237B2 (ja) 位相ロック装置
JPS6226607B2 (ja)
JPH08288838A (ja) 位相同期回路
JPH0537370A (ja) 周波数シンセサイザ
JP3819509B2 (ja) 位相同期回路用定電流型チャージポンプ回路
JP2001044830A (ja) 位相同期回路
JPH05276031A (ja) 周波数シンセサイザ