JP4727538B2

JP4727538B2 - 位相同期回路

Info

Publication number: JP4727538B2
Application number: JP2006247550A
Authority: JP
Inventors: 健太郎橋本
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 2006-09-13
Filing date: 2006-09-13
Publication date: 2011-07-20
Anticipated expiration: 2026-09-13
Also published as: JP2008072276A

Description

本発明は、位相同期引込みを高速化すると共に、位相同期引込み後の安定化を図る位相同期回路に関する。

入力信号の位相に同期化した信号を出力する位相同期回路は、既に各種の構成が提案されている。例えば、図６に示す従来例は、入力信号と帰還信号との位相を比較する位相比較器６１と、位相比較出力信号を入力して電圧制御発振器（ＶＣＯ）６３の制御電圧を形成するローパスフィルタ６２と、電圧制御発振器６３の出力信号の周波数を入力信号の周波数に一致させる為の分周器（１／Ｎ）６４とを含む構成を有し、位相比較器６１は、入力信号と、電圧制御発振器６３の出力信号を分周器６４により分周した帰還信号との位相の進み又は遅れに対応した極性で且つ位相差に対応したパルス幅の位相比較出力信号をローパスフィルタ６２に入力するチャージポンプの構成を含む場合が一般的である。

又ローパスフィルタ６２は、演算増幅器と入力抵抗と帰還抵抗と帰還コンデンサとを含み、演算増幅器の＋端子に参照電圧Ｖｒｅｆを入力し、演算増幅器の−端子に、入力抵抗を介して位相比較出力信号を入力するアクティブフィルタ構成の場合を示す。このローパスフィルタ６２に於ける参照電圧Ｖｒｅｆは、予め設定した値に固定する場合が一般的であり、電圧制御発振器６３に対して帰還経路のフィルタとなるから、ループフィルタの名称が比較的多く使用されている。

入力信号にジッタ成分を含む場合、電圧制御発振器６３の出力信号にはそのジッタ成分が含まれないようにする為に、ローパスフィルタ６２のゲインを低くすることが必要となるが、それにより、位相同期引込み時間が長くなる欠点があり、ジッタ抑圧と引込み時間とはトレードオフの関係となる。そこで、周波数特性を切替え可能としたフィルタを設けることが提案されている。

例えば、図６に於けるローパスフィルタ６２の前段に、周波数特性を切替えるプリフィルタを設けた構成が知られている。図７の（Ａ）は、そのプリフィルタを設けた場合の要部を示し、図６に於ける位相比較器６１とローパスフィルタ６２との間に、プリフィルタ６５を設けた場合の要部を示す。このプリフィルタ６５は、抵抗Ｒ１，Ｒ２とコンデンサＣ１とにより構成し、アナログスイッチ回路（ＳＷ）６６にモード切替信号を入力して、抵抗Ｒ１に対して抵抗Ｒ２を並列に接続するか否かを制御することにより、帰還ループの周波数特性を切替える場合を示す。

又図７の（Ｂ）は、位相比較器６１に入力されて位相の基準となる入力信号と、電圧制御発振器６３の出力信号の位相を示す帰還信号と、位相比較結果のチャージポンプ出力信号との一例を示すもので、位相比較器６１に入力される入力信号位相に対して帰還信号位相が遅れていると、ハイレベルＨのチャージポンプ出力信号、進んでいると、ローレベルＬのチャージポンプ出力信号、それ以外は、ハイインピーダンスＺの状態とした場合を示している。

位相比較器６１から、図７の（Ｂ）のチャージポンプ出力信号がプリフィルタ６５を介してローパスフィルタ６２に入力され、アナログスイッチ回路６６をオフとすると、プリフィルタ６５によるカットオフ周波数は高くなり、又モード切替信号によりアナログスイッチ回路６６をオンとすると、カットオフ周波数は低くなる。低周波のジッタをカットする為には、カットオフ周波数を低くし、位相同期引込時間を短くする為には、カットオフ周波数を高くすることが必要であるから、モード切替信号により、アナログスイッチ回路６６によってプリフィルタ６５の周波数特性を切替えることが提案されている。しかし、実際には、モード切替信号によりアナログスイッチ回路６６を制御するタイミングが、安定性を維持しながら決定することは容易でないものである。

又位相同期回路の位相比較器に於けるチャージポンプの出力信号を加える抵抗とコンデンサとを含む積分回路（ローパスフィルタ）のコンデンサと並列に、放電用の抵抗を接続して、ジッタとトップカールとの相反する特性を満足する構成が提案されている（例えば、特許文献１参照）。又入力信号の位相と帰還信号の位相とが予め定めた値以上の進み又は遅れの位相か否かを同期判定回路で判定し、それらの判定結果に応じてチャージポンプに入力する位相比較信号を制御して、位相同期引込みの高速化を図る構成が提案されている（例えば、特許文献２参照）。
特開平８−１３９９６４号公報特開平１０−３３６０２６号公報

位相同期回路は、位相同期引込みの高速化と、位相同期確立以後の安定性とが要望されるものであり、その為に、例えば、図７（Ａ）に示す従来例のように、モード切替信号により、プリフィルタ６５の周波数特性を切替える構成が提案されているが、外部からのモード切替信号を入力する構成を必要とする問題と、特性切替えのタイミングを設定することが容易でない問題とがある。又前述の特許文献２のように、同期判定回路を設けた構成に於いては、予め設定した位相差の範囲内か否かにより、特性切替えを行うものであり、このような構成の場合に於いても、各種の使用条件に対応できる構成を実現することが困難である。

本発明は、従来の問題点を解決するものであり、位相同期引込みの高速化と引込み後の安定性とを比較的簡単な構成で実現するものである。

本発明の位相同期回路は、入力信号と帰還信号との位相比較を行うチャージポンプを含む位相比較器と、該位相比較器の出力信号と参照電圧とを入力する演算増幅器からなるローパスフィルタと、該ローパスフィルタの出力信号を制御電圧として入力する電圧制御発振器と、該電圧制御発振器の出力信号又は該出力信号を分周した信号を前記位相比較器に入力する前記帰還信号とする位相同期回路に於いて、前記ローパスフィルタを構成する前記演算増幅器に入力する前記参照電圧を、前記入力信号と前記帰還信号との位相差が位相同期状態からの外れを示す時に、該外れの方向に対応して増減して、前記位相比較器と前記演算増幅器との間に流れる電流を、位相同期状態に於ける電流に比較して大きく変化させて位相引込み制御を行う制御構成を備えている。

又前記手段は、前記入力信号と前記帰還信号との位相差が零か進み位相差か遅れ位相差かを判定する位相差判定回路と、該位相差判定回路の判定結果に応じて大中小の電圧の何れかを選択して前記ローパスフィルタを構成する前記演算増幅器の参照電圧とするセレクタとから構成している。

又前記手段は、前記ローパスフィルタを構成する前記演算増幅器の出力信号を、該演算増幅器の参照電圧としてフィードバックする構成を有するものである。

又前記手段は、前記電圧制御発振器の制御電圧と該制御電圧を入力する反転増幅器の出力電圧と、該出力電圧を入力する反転増幅器の出力電圧と、一定の電圧との何れかの電圧を、前記入力信号と前記帰還信号との位相差が零か進み位相差か遅れ位相差を位相差判定回路により判定した判定信号と、位相同期状態の制御電圧と前記電圧制御発振器に入力する制御電圧との比較結果の信号とを基に選択出力して、前記ローパスフィルタを構成する前記演算増幅器の前記参照電圧とするセレクタを含む構成とする。

電圧制御発振器の出力信号又はその出力信号を分周した信号を帰還信号として、入力信号との位相を比較し、比較出力信号を、ローパスフィルタを介して電圧制御発振器の制御電圧とする位相同期回路に於いて、ローパスフィルタを演算増幅器により構成し、その演算増幅器に入力する参照電圧を、入力信号と帰還信号との進み遅れの位相差に応じて制御することにより、外部からの制御信号等を必要とすることなく、位相同期引込みを迅速に行うことができる。

本発明の位相同期回路は、図１を参照すると、入力信号と帰還信号との位相比較を行うチャージポンプを含む位相比較器１と、この位相比較器１の出力信号を、演算増幅器ＯＰ１からなるローパスフィルタ２を介して電圧制御発振器３の制御電圧とし、この電圧制御発振器３の出力信号又は分周した信号を帰還信号とする位相同期回路に於いて、ローパスフィルタ２を構成する演算増幅器ＯＰ１の参照電圧Ｖｒｅｆを、この演算増幅器ＯＰ１と位相比較器１との間に流れる電流が増加する方向に制御して、電圧制御発振器３の制御電圧Ｖｃｏｎｔを位相引込方向に変化させる手段を備えている。

図１は、本発明の実施例１の説明図であり、１はチャージポンプ（図示を省略）を含む位相比較器、２はローパスフィルタ、３は電圧制御発振器（ＶＣＯ）、４は分周器（１／Ｎ）、５はセレクタ（ＳＥＬ）、６は位相差判定回路、Ｒｉは入力抵抗、Ｒｆは帰還抵抗、Ｃｆは帰還コンデンサ、Ｒ３，Ｒ４は抵抗、ＯＰ１，ＯＰ２は演算増幅器、Ｖ０，Ｖ１，Ｖ２は参照電圧Ｖｒｅｆとしての電圧、Ｖは演算増幅器ＯＰ２の＋端子に入力する電圧を示し、参照電圧は、例えば、Ｖ１＞Ｖ０＞Ｖ２とする。又ローパスフィルタ２は、従来例と同様に、演算増幅器ＯＰ１を用いたアクティブフィルタの構成を有し、位相差判定回路６は、入力信号と、電圧制御発振器３の出力信号を分周器４で分周した帰還信号との進み、遅れの位相差に対応してセレクタ５を制御するものである。又演算増幅器ＯＰ２は、ローパスフィルタ２の出力信号を反転して、電圧制御発振器３の制御電圧とする反転増幅器を構成するものであるが、位相比較器１の出力特性と、電圧制御発振器３の制御特性とに対応して、省略することも可能である。

位相比較器１のチャージポンプから、入力信号位相に対して帰還信号位相が遅れている（帰還信号遅れ位相）時に、図７の（Ｂ）に示すように、正極性の位相差に相当するパルス幅の出力信号となる場合、ローパスフィルタ２の入力抵抗Ｒｉを流れる矢印方向の電流ｉは、演算増幅器ＯＰ１の電源電圧をＶｃｃとすると、ｉ＝（Ｖｃｃ−Ｖｒｅｆ）／Ｒｉとなる。又反対に、入力信号位相に対して帰還信号位相が進んでいる（帰還信号進み位相）時は、図７の（Ｂ）に示すように、負極性の位相差に相当するパルス幅の出力信号となり、ローパスフィルタ２の演算増幅器ＯＰ１側から入力抵抗Ｒｉに流れる矢印と反対方向の電流ｉは、ｉ＝Ｖｒｅｆ／Ｒｉとなる。

従って、入力信号位相に対して帰還信号位相が遅れている（帰還信号遅れ位相）場合は、参照電圧Ｖｒｅｆが小さい程、矢印方向の電流ｉは大きくなる。反対に、入力信号位相が帰還信号位相より遅れている（帰還信号進み位相）場合は、参照電圧Ｖｒｅｆが大きい程、矢印と反対方向の電流ｉは大きくなる。従来は、この参照電圧Ｖｒｅｆは一定の値に設定するものであるから、電流ｉの大きさも一定であった。そこで、この実施例１に於いては、位相差判定回路６により入力信号位相と帰還信号位相との位相差関係を判定して、セレクタ５を制御するもので、参照電圧Ｖｒｅｆを高、中、低に切替える。例えば、Ｖ１＞Ｖ０＞Ｖ２の電圧関係とすると、帰還信号遅れ位相の判定により、セレクタ５を制御して、電圧Ｖ２（＜Ｖ０）を選択し、この電圧Ｖ２を演算増幅器ＯＰ１の＋端子に入力する参照電圧Ｖｒｅｆとする。それにより、参照電圧Ｖｒｅｆを小さくして、矢印方向の電流ｉを大きくし、演算増幅器ＯＰ２による反転出力信号を電圧制御発振器３の制御電圧として、その変化分を大きくし、電圧制御発振器３の出力信号位相を、迅速に進む方向に制御し、入力信号位相に帰還信号位相を同期化させることができる。

反対に、帰還信号進み位相の判定により、セレクタ５を制御して、電圧Ｖ１（＞Ｖ０）を選択し、その電圧Ｖ１を演算増幅器ＯＰ１の＋端子に入力する参照電圧Ｖｒｅｆとする。それにより、参照電圧Ｖｒｅｆを大きくすることになり、矢印と反対方向の電流ｉを大きくし、演算増幅器ＯＰ２による反転出力信号を電圧制御発振器３の制御電圧として、その変化分を大きくし、電圧制御発振器３の出力信号位相を、迅速に遅れる方向に制御し、入力信号位相に帰還信号位相を同期化させることができる。

又位相差判定回路６に於いて、入力信号位相と帰還信号位相との位相差が予め設定した範囲内であると判定すると、セレクタ５を制御し、電圧Ｖ０を選択して参照電圧Ｖｒｅｆとする。この場合の参照電圧Ｖｒｅｆは、位相同期引込みの状態の電圧とするもので、ジッタ抑圧が可能の値に選定することができる。前述のように、入力信号位相に対する帰還信号位相が、所定の範囲内でない位相同期引込みの過程に於いては、進み、遅れの位相差に対応して参照信号Ｖｒｅｆを、高、低の電圧の何れかを選択して、高速引込みを実現し、位相同期引込み後は、ジッタ抑圧が可能の参照電圧Ｖｒｅｆを選択して、位相同期状態の安定化を図ることができる。

図２は、本発明の実施例２の要部ブロック図であり、図１と同一符号は同一部分を示し、１０は参照電圧制御回路である。なお、位相比較器１と電圧制御発振器３との特性に対応して、図１に示す反転増幅器は省略した構成とした場合を示す。参照電圧制御回路１０は、ローパスフィルタ２から電圧制御発振器３に入力する制御電圧Ｖｃｏｎｔを基に参照電圧Ｖｒｅｆを形成して、ローパスフィルタ２の演算増幅器ＯＰ１の＋端子に入力するものであり、ローパスフィルタ２は、演算増幅器ＯＰ１と入力抵抗Ｒｉと帰還抵抗ＲｆとコンデンサＣｆとを含む構成を有する場合を示し、演算増幅器ＯＰ１の出力信号を電圧制御発振器３の制御電圧Ｖｃｏｎｔとすると共に、参照電圧制御回路１０を介して、演算増幅器ＯＰ１の参照電圧Ｖｒｅｆとなるようにフィードバックする。位相比較器１に入力される入力信号位相と出力信号位相との位相差が大きい引込み開始時等に於いては、電圧制御発振器３の制御電圧Ｖｃｏｎｔは、中心値から大きくずれた値となる。そこで、制御電圧Ｖｃｏｎｔの中心値からのずれに対応した参照電圧Ｖｒｅｆを形成し、この参照電圧Ｖｒｅｆをローパスフィルタ２の演算増幅器ＯＰ１の＋端子に入力することにより、高速位相同期引込みを行う。

図３は、本発明の実施例２の説明図であり、図１及び図２と同一符号は同一部分を示し、ＯＰ３は演算増幅器、Ｒ３〜Ｒ６は抵抗、Ｃ２はコンデンサを示す。図２に於ける参照電圧制御回路１０を、演算増幅器ＯＰ３と抵抗Ｒ５，Ｒ６とコンデンサＣ２とにより構成した場合を示す。この場合、図１に於ける位相比較器１と電圧制御発振器３との特性と同一の位相比較器と電圧制御発振器とを用いているから、演算増幅器ＯＰ２と抵抗Ｒ３，Ｒ４とによる反転増幅器を、ローパスフィルタ２と電圧制御発振器３との間に、演算増幅器ＯＰ２による反転増幅器を接続している。

入力信号位相と、電圧制御発振器３の出力信号を分周器４により分周した帰還信号位相とを、位相比較器１により比較し、位相差に対応したチャージポンプ出力信号としてローパスフィルタ２に入力し、そのローパスフィルタ２の演算増幅器ＯＰ１により反転出力して、演算増幅器ＯＰ２に入力し、この演算増幅器ＯＰ２により反転出力して、電圧制御発振器３の制御電圧Ｖｃｏｎｔとするもので、演算増幅器ＯＰ１の出力信号、即ち、ローパスフィルタ２の出力信号を、参照電圧制御回路を構成する演算増幅器ＯＰ３に入力し、この演算増幅器ＯＰ３の出力信号を、参照電圧Ｖｒｅｆとして、ローパスフィルタ２の演算増幅器ＯＰ１の＋端子にフィードバックする。

前述のように、入力信号位相に対して、帰還信号位相が遅れている（帰還信号遅れ位相）場合、入力抵抗Ｒｉを流れる電流ｉが大きくなり、演算増幅器ＯＰ１の−端子のレベルは低下し、演算増幅器ＯＰ１の出力信号レベルは上昇する。この出力信号を演算増幅器ＯＰ３の−端子に入力するから、その演算増幅器ＯＰ３の出力信号の参照電圧Ｖｒｅｆは小さくなり、従って、入力抵抗Ｒｉを流れる電流ｉは一層大きくなり、演算増幅器ＯＰ１の出力信号レベルは低下する。それにより、演算増幅器ＯＰ２から電圧制御発振器３の制御電圧Ｖｃｏｎｔは上昇し、電圧制御発振器３の出力周波数は上昇する。

反対に、入力信号位相に対して、帰還信号位相が進んでいる（帰還信号進み位相）場合、矢印と反対方向に入力抵抗Ｒｉを流れる電流ｉが大きくなり、演算増幅器ＯＰ１の−端子のレベルは上昇し、演算増幅器ＯＰ１の出力信号レベルは低下する。それにより、演算増幅器ＯＰ３の出力信号の参照電圧Ｖｒｅｆは大きくなり、矢印と反対方向に入力抵抗Ｒｉを流れる電流ｉは一層大きくなり、又演算増幅器ＯＰ２の出力信号の制御電圧Ｖｃｏｎｔは低くなり、電圧制御発振器３の出力周波数は低下する。

入力信号位相と帰還信号位相との位相差が、所定の範囲内の同期状態に近づいた時、位相比較器１の出力信号は、図７の（Ｂ）に示す場合、ハイレベルＨとローレベルＬとの信号がほぼ交互に、又はハイインピーダンスＺとなり、従って、演算増幅器ＯＰ３の出力信号の参照電圧Ｖｒｅｆはほぼ一定となり、電圧制御発振器３の制御電圧Ｖｃｏｎｔもほぼ一定となる。前述のように、入力信号位相と帰還信号位相との位相差が大きい程、電圧制御発振器３の制御電圧を自動的に、位相差に応じて大幅に変化させ、入力信号断による復帰時や電源投入時の位相同期引込みの高速化を図ることができる。

図４は、本発明の実施例３の要部ブロック図であり、図２と同一符号は同一部分を示し、１１は参照電圧制御回路、１２は位相差判定回路を示す。この実施例３は、前述の実施例１と実施例２とを組み合わせた構成に相当し、位相差判定回路１２は、図１に於ける位相差判定回路６に相当する構成であり、又参照電圧制御回路１１は、電圧制御発振器３の制御電圧Ｖｃｏｎｔと、位相差判定回路１２による入力信号と帰還信号との位相差とを基に、ローパスフィルタ２を構成する演算増幅器ＯＰ１の＋端子に入力する参照電圧Ｖｒｅｆを出力するものである。

図５は、本発明の実施例３の説明図であり、図３と同一符号は同一部分を示し、１３はセレクタ（ＳＥＬ）、ＯＰ４〜ＯＰ６は演算増幅器、Ｃ３はコンデンサ、Ｒ６〜Ｒ１０は抵抗を示す。位相比較器１とローパスフィルタ２の演算増幅器ＯＰ１と反転増幅器としての演算増幅器ＯＰ２と電圧制御発振器（ＶＣＯ）３と分周器（１／Ｎ）４とは、図３に示す構成と同一であり、セレクタ１３によりＶ０，Ｖ１，Ｖ２の何れかを選択して、演算増幅器ＯＰ１の＋端子に入力する参照電圧Ｖｒｅｆとするものである。

演算増幅器ＯＰ４は、電圧制御発振器３の制御電圧Ｖｃｏｎｔと所定の電圧の基準電圧Ｖとを比較し、その差分に相当する信号と、位相差判定回路１２による入力信号位相と帰還信号位相との位相差を判定した信号とをセレクタ１３の制御信号として入力する。又一定の電圧Ｖ０と、演算増幅器ＯＰ６の出力の電圧Ｖ２と、演算増幅器ＯＰ５の出力の電圧Ｖ１とをセレクタ１３に入力し、このセレクタ１３によりＶ０，Ｖ１，Ｖ２の何れかを選択出力して参照電圧Ｖｒｅｆとし、演算増幅器ＯＰ１の＋端子に入力する。又演算増幅器ＯＰ５の−端子に、制御電圧Ｖｃｏｎｔを入力し、その演算増幅器ＯＰ５の出力を前述のセレクタ１３に入力する電圧Ｖ２とすると共に、演算増幅器ＯＰ６に入力する。演算増幅器ＯＰ５，ＯＰ６はそれぞれ反転増幅器を構成している。

又演算増幅器の＋端子に入力する電圧Ｖを、位相同期状態に於ける制御電圧Ｖｃｏｎｔと同一とすると、演算増幅器ＯＰ５の出力電圧Ｖ１と、演算増幅器ＯＰ６の出力電圧Ｖ２との関係は、Ｖｃｏｎｔ＞Ｖの時、Ｖ１＜Ｖ２となり、又Ｖｃｏｎｔ＜Ｖの時、Ｖ１＞Ｖ２となる。又セレクタ１３に入力する電圧Ｖ０をＶ０＝Ｖとすると、Ｖ１＜Ｖ０＜Ｖ２又はＶ１＞Ｖ０＞Ｖ２の関係となる。そこで、セレクタ１３は、入力信号位相と帰還信号位相との進み、遅れと、基準電圧Ｖに対する制御電圧Ｖｃｏｎｔの大小との関係により、位相引込時は、演算増幅器ＯＰ１の−端子に流れる電流ｉが大きくなるように選択して参照電圧Ｖｒｅｆとして、位相引込みを高速化する。

この場合のセレクタ１３は、（１）帰還信号遅れ位相で、Ｖｃｏｎｔ＜Ｖの時、Ｖ２を選択出力して参照電圧Ｖｒｅｆとする。（２）帰還信号遅れ位相で、Ｖｃｏｎｔ＞Ｖの時、Ｖ１を選択出力して参照電圧Ｖｒｅｆとする。（３）帰還信号進み位相で、Ｖｃｏｎｔ＞Ｖの時、Ｖ２を選択出力して参照電圧Ｖｒｅｆとする。（４）帰還信号進み位相で、Ｖｃｏｎｔ＜Ｖの時、Ｖ１を選択出力して参照電圧Ｖｒｅｆとする。（５）Ｖｃｏｎｔ≒Ｖの時、Ｖ０を選択出力して参照電圧Ｖｒｅｆとする。

本発明の実施例１の説明図である。本発明の実施例２の要部ブロック図である。本発明の実施例２の説明図である。本発明の実施例３の要部ブロック図である。本発明の実施例３の説明図である。従来例の位相同期回路の説明図である。従来例の位相同期回路の要部説明図である。

符号の説明

１位相比較器
２ローパスフィルタ
３電圧制御発振器（ＶＣＯ）
４分周器（１／Ｎ）
５セレクタ（ＳＥＬ）
６位相差判定回路
１０，１１参照電圧制御回路

Claims

入力信号と帰還信号との位相比較を行うチャージポンプを含む位相比較器と、該位相比較器の出力信号と参照電圧とを入力する演算増幅器からなるローパスフィルタと、該ローパスフィルタの出力信号を制御電圧として入力する電圧制御発振器と、該電圧制御発振器の出力信号又は該出力信号を分周した信号を前記位相比較器に入力する前記帰還信号とする位相同期回路に於いて、
前記ローパスフィルタを構成する前記演算増幅器に入力する前記参照電圧を、前記入力信号と前記帰還信号との位相差が位相同期状態からの外れを示す時に、該外れの方向に対応して増減して、前記位相比較器と前記演算増幅器との間に流れる電流を、位相同期状態に於ける電流に比較して大きく変化させて位相引込み制御を行う制御構成を備えた
ことを特徴とする位相同期回路。
前記制御構成は、前記入力信号と前記帰還信号との位相差が零又は零近傍の位相同期状態か又は進み位相状態か遅れ位相状態かを判定する位相差判定回路と、該位相差判定回路の判定結果に応じて、大中小の電圧の何れかを選択して前記ローパルフィルタを構成する前記演算増幅器の参照電圧とするセレクタとを含む構成を備えたことを特徴とする前記請求項１記載の位相同期回路。
前記制御構成は、前記電圧制御発振器の制御電圧と、該制御電圧を入力する第１の反転増幅器の出力電圧と、該第１の反転増幅器の出力電圧を入力する第２の反転増幅器の出力電圧と、一定の電圧とをそれぞれ入力し、前記位相比較器による前記入力信号と前記帰還信号との位相差を判定する位相差判定回路の出力信号と、前記電圧制御発振器に入力する制御電圧と所定の一定電圧と比較する演算増幅器の出力電圧とをそれぞれ制御信号として入力するセレクタを含み、該セレクタの出力を、前記ローパスフィルタを構成する演算増幅器の参照電圧とする構成を備えたことを特徴とする前記請求項１記載の位相同期回路。