JP4597681B2 - 時間サイクルサプレッサを用いた低ロック時間遅延ロックループ - Google Patents

時間サイクルサプレッサを用いた低ロック時間遅延ロックループ Download PDF

Info

Publication number
JP4597681B2
JP4597681B2 JP2004560064A JP2004560064A JP4597681B2 JP 4597681 B2 JP4597681 B2 JP 4597681B2 JP 2004560064 A JP2004560064 A JP 2004560064A JP 2004560064 A JP2004560064 A JP 2004560064A JP 4597681 B2 JP4597681 B2 JP 4597681B2
Authority
JP
Japan
Prior art keywords
circuit
input
signal
delay
operatively coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004560064A
Other languages
English (en)
Other versions
JP2006510300A (ja
Inventor
スリ、ナファネーサクリシュナン、エアスバラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2006510300A publication Critical patent/JP2006510300A/ja
Application granted granted Critical
Publication of JP4597681B2 publication Critical patent/JP4597681B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors
    • H03K2005/00039—Dc control of switching transistors having four transistors serially

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Description

本発明は、一般に、ロック時間を減らすことができる時間サイクルサプレッサ回路を有する遅延ロックループ（ＤＬＬ）回路構造における方法および装置に関する。
遅延ロックループは、同期集積回路デバイスの内部クロックと外部クロックとをエラーなくマッチさせるため、すなわち、いわゆるクロックスキューを減らすために用いられ得る電子回路である。外部クロックに対する内部クロックの時間遅延を制御することにより、内部クロックを外部クロックと同期させることができる。遅延ロックループの１つの重要な性能パラメータは、ロック時間、すなわち、この同期化を生じさせるために必要な時間である。既存のＤＬＬにおいて、内部クロック信号は、位相周波数検出器に対して直接に送られる。このようなアプローチでは、位相エラーが非常に大きくなり、その結果、ロック時間が増大する。
したがって、ロック時間を低減させる代替的なＤＬＬ回路構造の必要性が存在する。
したがって、本発明の特徴は、ロック時間を低減させる時間サイクルサプレッサ論理回路のための方法および装置を提供することによってＤＬＬ回路構造に関連する上記欠点を解消することである。そのようなＤＬＬ回路構造ロック時間回路は、特に、同期メモリ部品を含む半導体デバイスおよびそのような回路を含む装置において見出すことができる。
第１の態様において、本発明は、遅延ロックループと共に使用するための時間サイクルサプレッサ回路において、
入力信号を受信するための入力ノードと、
前記入力信号に対する相補信号を形成するために前記入力ノードに動作上結合されたインバータ回路と、
第１のラッチ回路であって、前記入力信号を受信するための入力と、前記第１のラッチ回路をリセットするためのリセット入力と、電圧源に対して動作上接続されたデータ入力と、第１の出力信号とを有する第１のラッチ回路と、
第２のラッチ回路であって、前記入力信号に対する前記相補信号を受信するための入力と、前記第２のラッチ回路をリセットするためのリセット入力と、前記第１の出力信号に動作上接続されたデータ入力と、第２の出力信号とを有する第２のラッチ回路と、
第１の入力および第２の入力を有し、前記第１の入力が前記第１の出力信号に動作上接続され、前記第２の入力が前記第２の出力信号に動作上接続されるとともに、第３の出力信号を更に有する第１のＡＮＤゲートと、
第１の入力および第２の入力を有し、前記第１の入力が前記第３の出力信号に動作上接続され、前記第２の入力が前記入力信号に対する前記相補信号に動作上接続されるとともに、第４の出力信号を更に有する第２のＡＮＤゲートと、
前記第４の出力信号を出力するための出力ノードとを備えている時間サイクルサプレッサ回路を提供する。
第２の態様において、本発明は、遅延ロックループと共に使用するための、請求項１ないし６のいずれかに記載の時間サイクルサプレッサ回路を用いて調整するための方法であって、
入力信号を受信するための入力ノードを設け、
前記入力信号に対する相補信号を提供するために前記入力ノードに動作上結合されたインバータ回路を設け、
第１のラッチ回路であって、前記入力信号を受信するための入力と、前記第１のラッチ回路をリセットするためのリセット入力と、電源に動作上接続されたデータ入力と、第１の出力信号とを有する第１のラッチ回路を設け、
第２のラッチ回路であって、前記入力信号に対する前記相補信号を受信するための入力と、前記第２のラッチ回路をリセットするためのリセット入力と、前記第１の出力信号に動作上接続されたデータ入力と、第２の出力信号とを有する第２のラッチ回路を設け、
第１の入力および第２の入力を有し、前記第１の入力が前記第１の出力信号に動作上接続され、前記第２の入力が前記第２の出力信号に動作上接続され、第３の出力信号を有する第１のＡＮＤゲートを設け、
第１の入力および第２の入力を有し、前記第１の入力が前記第３の出力信号に動作上接続され、前記第２の入力が前記入力信号に対する前記相補信号に動作上接続され、第４の出力信号を有する第２のＡＮＤゲートを設け、
前記第４の出力信号を出力するための出力ノードを設ける、
ことを含む方法を提供する。
第３の態様において、本発明は、ＤＬＬにおけるロック時間を減らすためのＤＬＬ回路構造であって、
所定の周期を有する基準クロック信号である入力信号を受信するための入力ノードと、
微遅延出力信号を出力する出力ノードと、
前記入力ノードに動作上結合され、前記入力信号を調整し、前記基準クロック信号の周期の部分に等しい周期を持つ第１の出力信号を供給する時間サイクルサプレッサ回路と、
前記時間サイクルサプレッサ回路および前記出力ノードに動作上結合された位相周波数検出回路と、
前記位相周波数検出器に動作上結合されたチャージポンプ回路と、
前記入力ノードに動作上結合された遅延粗調整回路と、
前記遅延粗調整回路および前記位相周波数検出器に動作上結合され、前記出力ノードに動作上結合された遅延微調整回路と、
を備えている、ＤＬＬ回路構造を提供する。
第４の態様において、本発明は、遅延ロックループ（ＤＬＬ）におけるロック時間を減らすための方法であって、
所定の周期を有する基準クロック信号である入力信号を受信するための入力ノードを設け、
微遅延出力信号を出力する出力ノードを設け、
前記入力ノードに動作上結合され、前記入力信号を調整し、前記基準クロック信号の周期の部分に等しい周期を持つ第１の出力信号を供給する時間サイクルサプレッサ回路を設け、
前記時間サイクルサプレッサ回路および前記出力ノードに動作上結合された位相周波数検出回路を設け、
前記位相周波数検出器回路に動作上結合されたチャージポンプ回路を設け、
前記入力ノードに動作上結合された遅延粗調整回路を設け、
前記遅延粗調整回路および前記位相周波数検出器回路に動作上結合され、前記出力ノードに動作上結合された遅延微調整回路を設ける、
ことを含む方法を提供する。
第５の態様において、本発明は、ＤＬＬを利用する同期メモリ部品を備えた半導体デバイスであって、
入力ノードにおいて前記同期メモリ部品に与えられる基準クロック信号と、
微遅延出力信号を出力する出力ノードと、
前記入力ノードに動作上結合され、前記入力信号を調整し、前記基準クロック信号の周期の部分に等しい周期を持つ第１の出力信号を供給する時間サイクルサプレッサ回路と、
前記時間サイクルサプレッサ回路および前記出力ノードに動作上結合された位相周波数検出回路と、
前記位相周波数検出回路に動作上結合されたチャージポンプ回路と、
前記入力ノードに動作上結合された遅延粗調整回路と、
前記遅延粗調整回路および前記位相周波数検出回路に動作上結合され、前記出力ノードに動作上結合された遅延微調整回路と、
を備えている、半導体デバイス
第６の態様において、本発明は、遅延ロックループ（ＤＬＬ）を利用する同期メモリ部品を備えた半導体デバイスにおいて、ＤＬＬにおけるロック時間を低減させる方法であって、
所定の周期を有する基準クロック信号である入力信号を受信するための入力ノードを設け、
微遅延出力信号を出力する出力ノードを設け、
前記入力ノードに動作上結合され、前記入力信号を調整し、前記基準クロック信号の周期の部分に等しい周期を持つ第１の出力信号を供給する時間サイクルサプレッサ回路を設け、
前記時間サイクルサプレッサ回路および前記出力ノードに動作上結合された位相周波数検出回路を設け、
前記位相周波数検出器回路に動作上結合されたチャージポンプ回路を設け、
前記入力ノードに動作上結合された遅延粗調整回路を設け、
前記遅延粗調整回路および前記位相周波数検出器回路に動作上結合され、前記出力ノードに動作上結合された遅延微調整回路を設ける、
ことを含む方法を提供する。
第７の態様において、本発明は、同期集積回路を含む装置であって、
同期集積回路を含む装置であって、
同期メモリ部品と、
前記同期メモリ部品に対して与えられる基準クロック信号と、
前記同期メモリ部品におけるロック時間を低減させるための回路構造を含む遅延ロックループと、
を備え、
前記回路構造は、
所定の周期を有する基準クロック信号である入力信号を受信するための入力ノードと、
微遅延出力信号を出力する出力ノードと、
前記入力ノードに動作上結合され、前記入力信号を調整し、前記基準クロック信号の周期の部分に等しい周期を持つ第１の出力信号を供給する時間サイクルサプレッサ回路と、
前記時間サイクルサプレッサ回路および前記出力ノードに動作上結合された位相周波数検出回路と、
前記位相周波数検出器に動作上結合されたチャージポンプ回路と、
前記入力ノードに動作上結合された遅延粗調整回路と、
前記遅延粗調整回路および前記位相周波数検出器に動作上結合され、前記出力ノードに動作上結合された遅延微調整回路と、
を備えている装置を提供する。
本発明の前述した特徴および他の特徴および利点は、以下の本発明の実施形態のより詳細な説明から明らかであろう。前述した一般的な説明および以下の詳細な説明はいずれも、本発明の一例であって、本発明を限定するものではないことは言うまでもない。本発明の特徴および発明的態様は、以下の詳細な説明、請求の範囲、図面を読むことで更に明らかとなる。
以下は、低ロック時間を有し且つ時間サイクルサプレッサ（抑制）論理回路を採用する遅延ロックループ（ＤＬＬ）のための本発明に係る構造および方法の詳細な説明である。なお、以下の説明および添付図面において、ほぼ同じ機能および構造的特徴を有する構成要素については、その説明を繰り返す必要性をなくすため、同じ参照符号が割り当てられている。
多くのデジタルシステムは、動作のタイミングおよびデータ転送を同期させるために、正確なクロックに依存している。多くの場合、ある基本周波数で基準クロック信号を生成するために、水晶発振子が使用される。このクロック信号は、その後、所望の周波数の１または複数のクロック信号を生成するために分割され或いは掛け合わされる。代替的に、外部からクロック信号を受信することもでき、同様に、この外部クロック信号を分割し或いは掛け合わして内部クロックを生成することもできる。これらの同期集積回路（ＩＣ）においては、クロックスキューを防止するため、すなわち、フィードバッククロック信号の位相および周波数と比較した場合における基準クロック信号の位相と周波数との間の比較差を防止するために、遅延ロックループ（ＤＬＬ）および位相ロックループ（ＰＬＬ）が不可欠となってきている。位相と周波数との間の差がほぼゼロまたはある特定の許容範囲内にあるときに、「ロック」が得られる。このＤＬＬロックを得るために必要な時間、すなわち、ロック時間を最小限に抑えることは、特にディープサブミクロン集積回路チップのＤＬＬにおいては、非常にやりがいのある提案である。また、ＤＬＬは、約４００ｎｓという低いロック時間を得るために遅延粗調整回路を使用しても良い。
特に本発明に関連するＤＬＬの動作原理は以下の通りである。周期的入力信号が入力時間周期（Ｔ）の整数倍だけ遅延すると、位相シフトがゼロと見なされる。その後、総遅延時間ｎＴをもってＤＬＬをロックすることができる。ここで、ｎはＤＬＬ回路で使用されるインバータの数である。
ここに開示される回路構造は、ロック時間を低減させることができるＤＬＬ回路をもたらす。本発明のＤＬＬ回路構造は、約１５０ｎｓ（ナノ秒）よりも短い低ロック時間を得ることができる。
本発明の開示内容は、遅延粗調整回路とともにＤＬＬ回路構造内に時間サイクルサプレッサ論理回路を含めることによりＤＬＬロック時間を更に減らす更なる方法を提案する。
提案されたＤＬＬ回路構造が図１に示されている。ＤＬＬ回路１００は、特に以下の回路ブロック、すなわち、位相周波数検出器（ＰＦＤ）１１０と、時間サイクルサプレッサロジック（ＴＣＳＬ）１２０と、初期化回路を備えたチャージポンプおよびローパスフィルタ１３０と、エッジサプレッサを備えた遅延粗調整器１４０と、遅延微調整器１５０とを含む。随意的に、出力ノード１９５と位相周波数検出器１１０との間にバッファ回路ブロック（図示せず）を設けることによりＩＮＴＣＬＫ２信号の信号調整を提供してもよい。
既存のＤＬＬにおいて、基準ロック信号（ＲＥＦＣＬＫ）は、位相周波数検出器１１０に対して直接に送られる。図８は、基準クロック信号８１０と、基準クロック信号８１０と同期される内部クロック信号８２０と、位相周波数検出器１１０からチャージポンプ回路１３０への「アップ」パルスを表わす信号トレース８３０とを示している。この構成では、結果的に、図８のタイミングチャートにおける位相エラー信号トレース８４０，８５０によって示されるように、位相エラーが非常に大きくなっている。
エラーは減少するが、すなわち、ｔ３＜ｔ２＜ｔ１となるが、最終的に電圧レール（voltage rails）に達するまで、フィルタの電圧がかなりの度合いまで振れる。したがって、遅延微調整回路１５０が機能せず、その際、ＤＬＬが機能しなくなる。このようにして生じる大きな位相エラーにより、結果的に、ロック時間が増大し、あるいは、ロックが全く得られなくなる。
本発明においては、入力ノード１０５で受信した基準クロック信号（ＲＥＦＣＬＫ）を位相周波数検出器１１０に対して直接に送る代わりに、ＲＥＦＣＬＫ信号は図２に示される時間サイクルサプレッサ論理回路ブロック１２０に対して送られる。また、ＲＥＦＣＬＫ信号は、遅延粗調整回路１４０によっても受信される。遅延粗調整回路１４０の出力は、遅延微調整回路１５０に対して送られる。遅延微調整回路１５０の出力信号（ＯＵＴＣＬＫ）は出力ノード１９５で出力される。また、ＯＵＴＣＬＫは、２つの入力のうちの一方の入力（ＩＮＴＣＬＫ２）として、位相周波数検出器１１０に対して供給される。位相周波数検出器１１０に対する第２の入力は、ＩＮＴＣＬＫ１と呼ばれる時間サイクルサプレッサ論理回路ブロック１２０の出力である。位相周波数検出器１１０は、初期化回路を備えたチャージポンプおよびローパスフィルタ１３０に対して、４つの出力ＵＰ，ＵＰＢ，ＤＮ，ＤＮＢを供給する。また、初期化回路を備えたチャージポンプおよびローパスフィルタ１３０は、遅延微調整回路１５０に対して２つの信号Ｎｂ，Ｐｂを供給する。
ＲＥＦＣＬＫ信号は、ＩＮＴＣＬＫ１信号として、時間サイクルサプレッサ論理回路ブロック１２０から生じる。ＩＮＴＣＬＫ１信号は、ＲＥＦＣＬＫ信号の時間ｔ＝Ｔ／２においてその最初の立ち上がりを有している。ここで、ＴはＲＥＦＣＬＫ信号の周期を表わしている。これは、図３のタイミングチャートにおいて、代表的な信号トレース３１０（ＲＥＦＣＬＫ），３５０（ＩＮＴＣＬＫ１）により示されている。
６６ＭＨｚのＲＥＦＣＬＫ信号を有する第１の例示的な実施形態において、ＩＮＴＣＬＫ１信号は、ＲＥＦＣＬＫ信号の周期１５．０ｎｓのうちの約７．５ｎｓにおいてその最初の立ち上がりを有している。同様に、１００ＭＨｚのＲＥＦＣＬＫ信号を有する第２の例示的な実施形態において、ＩＮＴＣＬＫ１信号は、約５ｎｓにおいてその最初の立ち上がりを有している。そして、１３３ＭＨｚのＲＥＦＣＬＫ信号を有する第３の例示的な実施形態において、ＩＮＴＣＬＫ１信号は、約３．７５ｎｓにおいてその最初の立ち上がりを有している。
図１の時間サイクルサプレッサ論理回路ブロック１２０の例示的な実施形態は、図２の電気回路図によって表わされる。時間サイクルサプレッサ論理回路ブロック１２０はＩＮＴＣＬＫ１信号を生成する。時間サイクルサプレッサ論理回路ブロック１２０は、Ｄ−フリップフロップ２２０，２３０と、インバータ２１０と、例えば特に２つの入力ＡＮＤゲートペア２４０，２５０などの組み合わせ手段とを備えている。時間サイクルサプレッサ論理回路ブロック１２０はＣＭＯＳトランジスタ技術を使用して構成されても良く、あるいは、他の適切な技術が使用されても良い。
Ｄ−フリップフロップ２２０，２３０は、リセット可能であるとともに、ポジティブエッジトリガされる。既知のように、各Ｄ−フリップフロップ２２０，２３０は、データ入力（Ｄ）と、クロック入力（ＣＫ）と、出力Ｑと、リセットまたはイネーブル入力（ＲＳＴ）とを備えている。ここで、Ｄ−フリップフロップ２２０，２３０の出力Ｑをゼロにリセットする際には、パワーオンリセット信号（ＰＯＲ）が使用される。動作時に、２つのポジティブエッジトリガされたＤ−フリップフロップ２２０，２３０の出力Ｑはそれぞれ、ノード２２１，２３１のそれぞれにおけるプラスのステップ信号Ａ，Ｂである。信号Ａ，Ｂは、ＡＮＤゲート２４０において論理的に組み合わされ、その結果、ノード２４１においてプラスのステップ信号Ｃが生じる。
その後、ステップ信号Ｃは、ＡＮＤゲート２５０において、インバータ２１０からの反転されたＲＥＦＣＬＫ信号と論理的に組み合わされる。ＡＮＤゲート２５０の出力ノード２９５はＩＮＴＣＬＫ１信号を出力する。各ノード２２１，２３１，２４１のそれぞれにおける上記各信号Ａ，Ｂ，Ｃの相対的な状態は、図３のタイミングチャートにおいて、トレース３２０，３３０，３４０によりそれぞれ示されている。
ノード２４１におけるこのプラスのステップ信号Ｃは、ＡＮＤゲート２５０にいてインバータ２１０の出力からの信号（すなわち、ＲＥＦＣＬＫの補数）と論理的に組み合わされる（ANDed）と、出力信号ＩＮＴＣＬＫ１を生成する。この例示的な実施例において、出力信号ＩＮＴＣＬＫ１は、入ってくるもとの入力ＲＥＦＣＬＫ信号の時間ｔ＝Ｔ／２においてその最初の立ち上がりを有している。したがって、時間サイクルサプレッサ論理回路ブロック１２０は、入ってくるクロック信号ＲＥＦＣＬＫの立ち上がりを、Ｔ／２だけ、もしくは、ＲＥＦＣＬＫ信号の周期Ｔの約５０％だけシフトさせる。
ここで、遅延粗調整回路１４０の動作について説明する。改良された遅延粗調整回路の一例は、本出願と譲受人が同じである２００２年１２月１日に提出された「遅延ロックループにおけるエッジサプレッサを有する遅延粗調整回路（Coarse Delay Tuner Circuits with Edge Suppressors in Delay Locked loops）」と題する米国特許出願第０９／１２３，４５６号において提示されている。なお、この特許出願の内容は、これを参照することにより本願に組み込まれる。
ＲＥＦＣＬＫ信号が時間サイクルサプレッサ回路１２０に対して送られると同時に、ＲＥＦＣＬＫ信号は、ＩＮＴＣＬＫ２信号を生成するために遅延粗調整回路１４０にも送られる。遅延粗調整回路１４０の目的は、ＲＥＦＣＬＫ信号の或るわずかな時間もしくは遅延時間（例えばｔ＝３Ｔ／４）でＩＮＴＣＬＫ２信号が始まるようにすることである。この遅延は、図４のタイミングチャートにおいてトレース４２０（ＩＮＴＣＬＫ１），４４０（ＩＮＴＣＬＫ２）により示されるように、２つの信号ＩＮＴＣＬＫ１とＩＮＴＣＬＫ２と間の位相エラーを減少させるとともに、高速エラー修正を可能にする。
ここで、図５を参照しながら、位相周波数検出器１１０の動作について説明する。図５の例示的な実施形態において、位相周波数検出器１１０は、ＮＡＮＤゲート５１０，５１２，５１３，５１４，５２０，５２２，５２３，５２４，５３０と、反転増幅器５４１，５４２，５５１，５５２，５６２，５６１とから成っている。ＮＡＮＤゲート５１０は、時間サイクルサプレッサ論理回路ブロック１２０からＩＮＴＣＬＫ１信号を受信する。一方、ＮＡＮＤゲート５２０は、図７に示される遅延微調整回路１５０の出力ノード１９５からＩＮＴＣＬＫ２信号を受信する。
ここで、図６を参照しながら、論理回路ブロック１３０として図１に集合的に示されたチャージポンプおよびローパスフィルタ回路の動作について説明する。図６のチャージポンプ回路は、２つのアーム６０１，６０２および初期化回路６０３を採用する。第１のアーム６０１は、トランジスタ６２２，６２３，６２４，６２６と、キャパシタ６９１，６９２と、抵抗６１２とを備えている。第２のアーム６０２は、トランジスタ６２９，６３０，６３１，６３２と、キャパシタ６９３，６９４と、抵抗６１１とを備えている。各アーム６０１，６０２は、トランジスタ６２１，６２５とバイアス抵抗６１０とを備えるバイアス回路に対して接続されている。論理回路ブロック１３０は、その入力として、位相周波数検出器１１０から出力される４つの信号を受信する。これらの４つの信号はＵＰ，ＤＮ，ＵＰＢおよびＤＮＢと呼ばれる。初期化回路６０３は、トランジスタ６２７，６２８，６３３，６３４，６３５を備えており、アーム６０１，６０２のチャージポンプ回路をリセットするために使用される。初期化回路６０３は、パワーオンリセット信号（ＰＯＲ）およびその相補信号によって制御される。微調整器への制御電圧を更に滑らかな信号にできるようにリップルを除去するために、二次フィルタが使用される。チャージポンプ、フィルタおよび微調整器においては、アナログ信号ＶｄｄａおよびＶｓｓａが使用される。
遅延微調整回路１５０が図７に示されている。遅延微調整回路１５０は、遅延粗調整器１４０からの信号Ａを受信するための入力ノード７０５と、出力信号Ｚを出力するための出力ノード１９５とを備えている。遅延微調整回路１５０は、相補形金属酸化膜半導体（ＣＭＯＳ）トランジスタを使用して構成される。また、遅延微調整回路１５０は、トランジシタ７１０，７２０と、ＮＭＯＳトランジスタ７３０，７４０とを備えている。
以上、本発明の実施形態について開示してきた。しかしながら、当業者であれば分かるように、特定の変更はこの発明の教示内容の範囲内にある。例えば、図２に関してここで説明した実施形態によって表される特定のトランジスタ技術ではなく、本発明は、他のトランジスタ技術を組み込む実施形態も網羅する。同様に、信号の反転が含まれても良い。したがって、本発明の真の範囲および内容を決定するためには、添付の請求項を検討しなければならない。
本発明の一実施形態に係る遅延ロックループ構造のブロック図である。 本発明の一実施形態に係る時間サイクルサプレッサ回路の電気回路図である。 本発明の一実施形態に係る論理ブロックの様々なノードにおける様々な信号の状態を示すタイミングチャートである。 本発明の一実施形態に係る遅延ロックループ（ＤＬＬ）ブロックにおける様々な信号のタイミングを示すタイミングチャートである。 本発明の一実施形態に係る位相周波数検出器の電気回路図である。 本発明の一実施形態に係る初期化回路を備えたチャージポンプおよびローパスフィルタの電気回路図である。 本発明の一実施形態に係る電圧制御遅延線（ＶＣＤＬ）における電流スターブドインバータの電気回路図である。 一般的な時間サイクルサプレッサ回路のタイミングチャートである。

Claims (33)

  1. 遅延ロックループと共に使用するための時間サイクルサプレッサ回路において、
    入力信号を受信するための入力ノードと、
    前記入力信号に対する相補信号を提供するために前記入力ノードに動作上結合されたインバータ回路と、
    第１のラッチ回路であって、前記入力信号を受信するための入力と、前記第１のラッチ回路をリセットするためのリセット入力と、電源に対して動作上接続されたデータ入力と、第１の出力信号とを有する第１のラッチ回路と、
    第２のラッチ回路であって、前記入力信号に対する前記相補信号を受信するための入力と、前記第２のラッチ回路をリセットするためのリセット入力と、前記第１の出力信号に対して動作上接続されたデータ入力と、第２の出力信号とを有する第２のラッチ回路と、
    第１の入力および第２の入力を有し、前記第１の入力が前記第１の出力信号に動作上接続され、前記第２の入力が前記第２の出力信号に動作上接続されるとともに、第３の出力信号を更に有する第１のＡＮＤゲートと、
    第１の入力および第２の入力を有し、前記第１の入力が前記第３の出力信号に動作上接続され、前記第２の入力が前記入力信号に対する前記相補信号に動作上接続されるとともに、第４の出力信号を更に有する第２のＡＮＤゲートと、
    前記第４の出力信号を出力するための出力ノードと、
    を備えている時間サイクルサプレッサ回路。
  2. 前記第１のラッチ回路および前記第２のラッチ回路はＤ−フリップフロップである、請求項１に記載の時間サイクルサプレッサ回路。
  3. 前記入力信号は基準クロック信号である、請求項２に記載の時間サイクルサプレッサ回路。
  4. 前記基準クロック信号は周期Ｔを有している、請求項３に記載の時間サイクルサプレッサ回路。
  5. 前記第４の出力信号は或る時間に始まり、該時間は、前記基準クロック信号の周期Ｔの部分である、請求項４に記載の時間サイクルサプレッサ回路。
  6. 前記第４の出力信号は、Ｔ／２に等しい時間に始まる、請求項５に記載の時間サイクルサプレッサ回路。
  7. 遅延ロックループと共に使用するための、請求項１ないし６のいずれかに記載の時間サイクルサプレッサ回路を用いて調整するための方法であって、
    入力信号を受信するための入力ノードを設け、
    前記入力信号に対する相補信号を提供するために前記入力ノードに動作上結合されたインバータ回路を設け、
    第１のラッチ回路であって、前記入力信号を受信するための入力と、前記第１のラッチ回路をリセットするためのリセット入力と、電源に動作上接続されたデータ入力と、第１の出力信号とを有する第１のラッチ回路を設け、
    第２のラッチ回路であって、前記入力信号に対する前記相補信号を受信するための入力と、前記第２のラッチ回路をリセットするためのリセット入力と、前記第１の出力信号に動作上接続されたデータ入力と、第２の出力信号とを有する第２のラッチ回路を設け、
    第１の入力および第２の入力を有し、前記第１の入力が前記第１の出力信号に動作上接続され、前記第２の入力が前記第２の出力信号に動作上接続され、第３の出力信号を有する第１のＡＮＤゲートを設け、
    第１の入力および第２の入力を有し、前記第１の入力が前記第３の出力信号に動作上接続され、前記第２の入力が前記入力信号に対する前記相補信号に動作上接続され、第４の出力信号を有する第２のＡＮＤゲートを設け、
    前記第４の出力信号を出力するための出力ノードを設ける、
    ことを含む方法。
  8. 前記第１のラッチ回路および前記第２のラッチ回路はＤ−フリップフロップである、請求項７に記載の方法。
  9. 前記入力信号は基準クロック信号である、請求項８に記載の方法。
  10. 前記基準クロック信号は周期Ｔを有している、請求項９に記載の方法。
  11. 前記第４の出力信号が或る時間に始まり、該時間は、前記基準クロック信号の周期Ｔの部分である、請求項１０に記載の方法。
  12. 前記第４の出力信号は、Ｔ／２に等しい時間に始まる、請求項１１に記載の時間サイクルサプレッサ回路。
  13. ＤＬＬにおけるロック時間を減らすためのＤＬＬ回路構造であって、
    所定の周期を有する基準クロック信号である入力信号を受信するための入力ノードと、 微遅延出力信号を出力する出力ノードと、
    前記入力ノードに動作上結合され、前記入力信号を調整し、前記入力信号に対して前記基準クロック信号の周期の分数に等しい遅延を持つ第１の出力信号を供給する、請求項１ないし６のいずれか一項に記載の時間サイクルサプレッサ回路と、
    前記時間サイクルサプレッサ回路および前記出力ノードに動作上結合された位相周波数検出回路と、
    前記位相周波数検出回路に動作上結合されたチャージポンプ回路と、
    前記入力ノードに動作上結合された遅延粗調整回路と、
    前記遅延粗調整回路および前記位相周波数検出回路に動作上結合され、前記出力ノードに動作上結合された遅延微調整回路と、
    を備えている、ＤＬＬ回路構造。
  14. 前記位相周波数検出回路は、前記時間サイクルサプレッサ回路から前記第１の出力信号を受信するように適合されているとともに、少なくとも１つの制御信号を前記チャージポンプ回路に対して提供するように適合されており、前記位相周波数検出回路は、第２の入力信号を受信するようになっている第２の入力を有している、請求項１３に記載のＤＬＬ回路構造。
  15. 前記チャージポンプ回路は、前記制御信号を調整するためのローパスフィルタを含み、前記チャージポンプ回路は制御出力信号を供給する、請求項１４に記載のＤＬＬ回路構造。
  16. 前記遅延粗調整回路は前記入力ノードに動作上結合され、前記遅延粗調整回路は、前記入力信号に対して前記基準クロック信号の前記周期の分数に等しい遅延の開始点を有する粗遅延出力信号を生成するようになっている、請求項１３に記載のＤＬＬ回路構造。
  17. 前記遅延微調整回路は前記遅延粗調整回路に動作上結合され、前記遅延微調整回路は、前記粗遅延出力信号からエラーを除去するとともに、微遅延出力信号を生成し、前記遅延微調整回路は、前記チャージポンプ回路からの前記制御信号を受信するために前記チャージポンプ回路に動作上結合され、前記微遅延出力信号は前記位相周波数検出回路の前記第２の入力に対して出力される、請求項１４に記載のＤＬＬ回路構造。
  18. 遅延ロックループ（ＤＬＬ）におけるロック時間を減らすための方法であって、
    所定の周期を有する基準クロック信号である入力信号を受信するための入力ノードを設け、
    微遅延出力信号を出力する出力ノードを設け、
    前記入力ノードに動作上結合され、前記入力信号を調整し、前記入力信号に対して前記基準クロック信号の周期の分数に等しい遅延を持つ第１の出力信号を供給する、請求項１ないし６のいずれか一項に記載の時間サイクルサプレッサ回路を設け、
    前記時間サイクルサプレッサ回路および前記出力ノードに動作上結合された位相周波数検出回路を設け、
    前記位相周波数検出回路に動作上結合されたチャージポンプ回路を設け、
    前記入力ノードに動作上結合された遅延粗調整回路を設け、
    前記遅延粗調整回路および前記位相周波数検出回路に動作上結合され、前記出力ノードに動作上結合された遅延微調整回路を設ける、
    ことを含む方法。
  19. 前記位相周波数検出回路は、前記時間サイクルサプレッサ回路から前記第１の出力信号を受信するようになっているとともに、少なくとも１つの制御信号を前記チャージポンプ回路に対して供給するようになっており、前記位相周波数検出回路は、第２の入力信号を受信するようになっている第２の入力を有している、請求項１８に記載の方法。
  20. 前記チャージポンプ回路は、前記制御信号を調整するためのローパスフィルタを含み、前記チャージポンプ回路は制御出力信号を供給する、請求項１９に記載の方法。
  21. 前記遅延粗調整回路は前記入力ノードに動作上結合され、前記遅延粗調整回路は、前記入力信号に対して前記基準クロック信号の前記周期の分数に等しい遅延の開始点を有する粗遅延出力信号を生成するようになっている、請求項１８に記載の方法。
  22. 前記遅延微調整回路は前記遅延粗調整回路に動作上結合され、前記遅延微調整回路は、前記粗遅延出力信号からエラーを除去するとともに、微遅延出力信号を生成し、前記遅延微調整回路は、前記チャージポンプ回路からの前記制御信号を受信するために前記チャージポンプ回路に動作上結合され、前記微遅延出力信号は前記位相周波数検出回路の前記第２の入力に対して出力される、請求項１８に記載の方法。
  23. ＤＬＬを利用する同期メモリ部品を備えた半導体デバイスであって、
    入力ノードにおいて前記同期メモリ部品に与えられる基準クロック信号と、
    微遅延出力信号を出力する出力ノードと、
    前記入力ノードに動作上結合され、前記入力ノードに与えられた基準クロック信号である第1の入力信号を調整し、前記第1の入力信号に対して前記基準クロック信号の周期の分数に等しい遅延を持つ第１の出力信号を供給する、請求項１ないし６のいずれか一項に記載の時間サイクルサプレッサ回路と、
    前記時間サイクルサプレッサ回路および前記出力ノードに動作上結合された位相周波数検出回路と、
    前記位相周波数検出回路に動作上結合されたチャージポンプ回路と、
    前記入力ノードに動作上結合された遅延粗調整回路と、
    前記遅延粗調整回路および前記位相周波数検出回路に動作上結合され、前記出力ノードに動作上結合された遅延微調整回路と、
    を備えている、半導体デバイス。
  24. 前記位相周波数検出回路は、前記時間サイクルサプレッサ回路から前記第１の出力信号を受信するようになっているとともに、少なくとも１つの制御信号を前記チャージポンプ回路に対して供給するようになっており、前記位相周波数検出回路は、第２の入力信号を受信するようになっている第２の入力を有している、請求項２３に記載の半導体デバイス。
  25. 前記チャージポンプ回路は、前記制御信号を調整するためのローパスフィルタを含み、前記チャージポンプ回路は制御出力信号を供給する、請求項２４に記載の半導体デバイス。
  26. 前記遅延粗調整回路は前記入力ノードに動作上結合され、前記遅延粗調整回路は、前記第1の入力信号に対して前記基準クロック信号の前記周期の分数に等しい遅延の開始点を有する粗遅延出力信号を生成するようになっている、請求項２３に記載の半導体デバイス。
  27. 前記遅延微調整回路は前記遅延粗調整回路に動作上結合され、前記遅延微調整回路は、前記粗遅延出力信号からエラーを除去するとともに、微遅延出力信号を生成し、前記遅延微調整回路は、前記チャージポンプ回路からの前記制御信号を受信するために前記チャージポンプ回路に動作上結合され、前記微遅延出力信号が前記位相周波数検出回路の前記第２の入力に対して出力される、請求項２３に記載の半導体デバイス。
  28. 遅延ロックループ（ＤＬＬ）を利用する同期メモリ部品を備えた半導体デバイスにおいて、ＤＬＬにおけるロック時間を低減させる方法であって、
    所定の周期を有する基準クロック信号である入力信号を受信するための入力ノードを設け、
    微遅延出力信号を出力する出力ノードを設け、
    前記入力ノードに動作上結合され、前記入力信号を調整し、前記入力信号に対して前記基準クロック信号の周期の分数に等しい遅延を持つ第１の出力信号を供給する、請求項１ないし６のいずれか一項に記載の時間サイクルサプレッサ回路を設け、
    前記時間サイクルサプレッサ回路および前記出力ノードに動作上結合された位相周波数検出回路を設け、
    前記位相周波数検出回路に動作上結合されたチャージポンプ回路を設け、
    前記入力ノードに動作上結合された遅延粗調整回路を設け、
    前記遅延粗調整回路および前記位相周波数検出回路に動作上結合され、前記出力ノードに動作上結合された遅延微調整回路を設ける、
    ことを含む方法。
  29. 前記位相周波数検出回路は、前記時間サイクルサプレッサ回路から前記第１の出力信号を受信するようになっているとともに、少なくとも１つの制御信号を前記チャージポンプ回路に対して提供するようになっており、前記位相周波数検出回路は、第２の入力信号を受信するようになっている第２の入力を有している、請求項２８に記載の方法。
  30. 前記チャージポンプ回路は、前記制御信号を調整するためのローパスフィルタを含み、前記チャージポンプ回路は制御出力信号を提供する、請求項２９に記載の方法。
  31. 前記遅延粗調整回路は前記入力ノードに動作上結合され、前記遅延粗調整回路は、前記入力信号に対して前記基準クロック信号の前記周期の分数に等しい遅延の開始点を有する粗遅延出力信号を生成するようになっている、請求項２８に記載の方法。
  32. 前記遅延微調整回路は前記遅延粗調整回路に動作上結合され、前記遅延微調整回路は、前記粗遅延出力信号からエラーを除去するとともに、微遅延出力信号を生成し、前記遅延微調整回路は、前記チャージポンプ回路からの前記制御信号を受信するために前記チャージポンプ回路に動作上結合され、前記微遅延出力信号は前記位相周波数検出回路の前記第２の入力に対して出力される、請求項２９に記載の方法。
  33. 同期集積回路を含む装置であって、
    同期メモリ部品と、
    前記同期メモリ部品に対して与えられる基準クロック信号と、
    前記同期メモリ部品におけるロック時間を低減させるための回路構造を含む遅延ロックループと、
    を備え、
    前記回路構造は、
    所定の周期を有する基準クロック信号である入力信号を受信するための入力ノードと、 微遅延出力信号を出力する出力ノードと、
    前記入力ノードに動作上結合され、前記入力信号を調整し、前記入力信号に対して前記基準クロック信号の周期の分数に等しい遅延を持つ第１の出力信号を供給する、請求項１ないし６のいずれか一項に記載の時間サイクルサプレッサ回路と、
    前記時間サイクルサプレッサ回路および前記出力ノードに動作上結合された位相周波数検出回路と、
    前記位相周波数検出回路に動作上結合されたチャージポンプ回路と、
    前記入力ノードに動作上結合された遅延粗調整回路と、
    前記遅延粗調整回路および前記位相周波数検出回路に動作上結合され、前記出力ノードに動作上結合された遅延微調整回路と、
    を備えている装置。
JP2004560064A 2002-12-13 2003-12-09 時間サイクルサプレッサを用いた低ロック時間遅延ロックループ Expired - Fee Related JP4597681B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43321302P 2002-12-13 2002-12-13
PCT/IB2003/005810 WO2004055989A2 (en) 2002-12-13 2003-12-09 Low lock time delay locked loops using time cycle supppressor

Publications (2)

Publication Number Publication Date
JP2006510300A JP2006510300A (ja) 2006-03-23
JP4597681B2 true JP4597681B2 (ja) 2010-12-15

Family

ID=32595138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004560064A Expired - Fee Related JP4597681B2 (ja) 2002-12-13 2003-12-09 時間サイクルサプレッサを用いた低ロック時間遅延ロックループ

Country Status (8)

Country Link
US (1) US7256635B2 (ja)
EP (1) EP1573920B1 (ja)
JP (1) JP4597681B2 (ja)
CN (1) CN100542037C (ja)
AT (1) ATE331341T1 (ja)
AU (1) AU2003302953A1 (ja)
DE (1) DE60306424T2 (ja)
WO (1) WO2004055989A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227809B2 (en) * 2005-10-14 2007-06-05 Micron Technology, Inc. Clock generator having a delay locked loop and duty cycle correction circuit in a parallel configuration
US7423465B2 (en) * 2006-01-27 2008-09-09 Micron Technology, Inc. Duty cycle error calculation circuit for a clock generator having a delay locked loop and duty cycle correction circuit
US8073890B2 (en) * 2006-02-22 2011-12-06 Micron Technology, Inc. Continuous high-frequency event filter
TW200734462A (en) 2006-03-08 2007-09-16 In Motion Invest Ltd Regulating stem cells
US9404084B2 (en) 2007-06-20 2016-08-02 Kwalata Trading Limited Regulating stem cells
CN101446842B (zh) * 2008-12-29 2010-04-21 中国科学院计算技术研究所 一种门控时钟系统及其工作方法
CN103280813B (zh) * 2013-05-17 2014-12-03 华北电力大学 用于电压控制的tcsc控制器及其控制方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2548340B2 (ja) * 1988-11-01 1996-10-30 松下電器産業株式会社 チャタリング除去回路
US4973860A (en) * 1989-05-02 1990-11-27 Ast Research Inc. Circuit for synchronizing an asynchronous input signal to a high frequency clock
JP2795323B2 (ja) * 1989-06-14 1998-09-10 富士通株式会社 位相差検出回路
US5001374A (en) * 1989-09-08 1991-03-19 Amp Incorporated Digital filter for removing short duration noise
JPH03136519A (ja) * 1989-10-23 1991-06-11 Matsushita Electric Ind Co Ltd ハザード防止回路
JPH0475121A (ja) * 1990-07-17 1992-03-10 Mitsubishi Electric Corp 自動車用入力インターフエイス回路
US5463655A (en) * 1993-02-17 1995-10-31 National Semiconductor Corporation Single-ended pulse gating circuit
FR2713034B1 (fr) * 1993-11-23 1996-01-26 Matra Mhs Circuit de récupération d'horloge à oscillateurs appariés.
US5623223A (en) * 1994-10-12 1997-04-22 National Semiconductor Corporation Glitchless clock switching circuit
US6088255A (en) * 1998-03-20 2000-07-11 Fujitsu Limited Semiconductor device with prompt timing stabilization
US6289068B1 (en) * 1998-06-22 2001-09-11 Xilinx, Inc. Delay lock loop with clock phase shifter
JP2984665B1 (ja) * 1998-08-28 1999-11-29 日本電気アイシーマイコンシステム株式会社 波形整形回路
JP3439670B2 (ja) * 1998-10-15 2003-08-25 富士通株式会社 階層型ｄｌｌ回路を利用したタイミングクロック発生回路
FR2793091B1 (fr) * 1999-04-30 2001-06-08 France Telecom Dispositif d'asservissement de frequence
JP2001028542A (ja) * 1999-07-13 2001-01-30 Oki Micro Design Co Ltd Ｐｌｌ回路
US6417705B1 (en) * 2000-04-18 2002-07-09 National Semiconductor Corporation Output driver with DLL control of output driver strength

Also Published As

Publication number Publication date
AU2003302953A1 (en) 2004-07-09
ATE331341T1 (de) 2006-07-15
US20060103440A1 (en) 2006-05-18
EP1573920B1 (en) 2006-06-21
WO2004055989A2 (en) 2004-07-01
DE60306424T2 (de) 2007-02-01
CN1726643A (zh) 2006-01-25
JP2006510300A (ja) 2006-03-23
DE60306424D1 (de) 2006-08-03
EP1573920A2 (en) 2005-09-14
US7256635B2 (en) 2007-08-14
WO2004055989A3 (en) 2004-12-02
CN100542037C (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
US6650157B2 (en) Using a push/pull buffer to improve delay locked loop performance
Sidiropoulos et al. A semidigital dual delay-locked loop
JP4322193B2 (ja) 遅延同期ループ回路
KR100810070B1 (ko) 지연고정루프
US6292040B1 (en) Internal clock signal generating circuit having function of generating internal clock signals which are multiplication of an external clock signal
US7161398B2 (en) VCDL-based dual loop DLL having infinite phase shift function
US6882196B2 (en) Duty cycle corrector
US6366150B1 (en) Digital delay line
TWI469524B (zh) 一種具有低時脈抖動之時脈產生裝置與相關方法
US7538591B2 (en) Fast locking phase locked loop for synchronization with an input signal
JP3779713B2 (ja) 半導体集積回路
US7061287B2 (en) Delay locked loop
US8446197B2 (en) Delay locked loop and method for driving the same
JP4597681B2 (ja) 時間サイクルサプレッサを用いた低ロック時間遅延ロックループ
JP4079733B2 (ja) 位相同期ループ回路
US7855584B2 (en) Low lock time delay locked loops using time cycle suppressor
Bae et al. A VCDL-based 60-760-MHz dual-loop DLL with infinite phase-shift capability and adaptive-bandwidth scheme
KR100672033B1 (ko) 두 개의 입력 기준 클럭을 가지는 지연동기루프회로, 이를포함하는 클럭 신호 발생 회로 및 클럭 신호 발생 방법
US7248087B2 (en) Coarse delay tuner circuits with edge suppressors in delay locked loops
KR20070071142A (ko) 지연 고정 루프 기반의 주파수 체배기
KR102541643B1 (ko) 입력 레퍼런스 클럭 간 위상차 기반의 딜레이 제어 장치
Cheng et al. A phase-locked pulsewidth control loop with programmable duty cycle
CN117713807A (zh) 延迟锁相环电路以及多相位时钟信号占空比调整方法
JP2010074562A (ja) Ｐｌｌ回路
Kim et al. Deadzone-minimized systematic offset-free phase detectors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061207

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091211

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100827

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees