JPH0475121A - 自動車用入力インターフエイス回路 - Google Patents
自動車用入力インターフエイス回路Info
- Publication number
- JPH0475121A JPH0475121A JP2191659A JP19165990A JPH0475121A JP H0475121 A JPH0475121 A JP H0475121A JP 2191659 A JP2191659 A JP 2191659A JP 19165990 A JP19165990 A JP 19165990A JP H0475121 A JPH0475121 A JP H0475121A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- input signal
- sampling
- time series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 abstract description 16
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
- B60K1/00—Arrangement or mounting of electrical propulsion units
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、雑音の混入を防止するようにした自動車用入
力インターフェイス回路に関するものである。
力インターフェイス回路に関するものである。
［従来の技術］
第５図は従来から用いられる入力回路であり、第６図は
その波形図である。インターフェイス回路１２は車両の
状態によりオンまたはオフするスイッチ１、入力端子２
、入力電位を安定させるプルダウン抵抗３ａ（もしくは
プルアップ抵抗３ｂ）＝ＲＣフィルタを構成する抵抗４
とコンデンサ２８、入力サージ電圧保護のダイオード５
，６、抵抗２９．３０、トランジスタ３１、プルアップ
抵抗３２から構成される。
その波形図である。インターフェイス回路１２は車両の
状態によりオンまたはオフするスイッチ１、入力端子２
、入力電位を安定させるプルダウン抵抗３ａ（もしくは
プルアップ抵抗３ｂ）＝ＲＣフィルタを構成する抵抗４
とコンデンサ２８、入力サージ電圧保護のダイオード５
，６、抵抗２９．３０、トランジスタ３１、プルアップ
抵抗３２から構成される。
このように構成された回路において、スイッチ１がロー
サイドにある場合、スイッチ１がオフからオンになった
とすると、トランジスタ３１がオフからオンとなり、Ｃ
ＰＵ１３に入力される信号はＨからＬに変わる。このと
きＣＰＵ１３は車両を最適な状態に制御するような出力
信号を送出する。
サイドにある場合、スイッチ１がオフからオンになった
とすると、トランジスタ３１がオフからオンとなり、Ｃ
ＰＵ１３に入力される信号はＨからＬに変わる。このと
きＣＰＵ１３は車両を最適な状態に制御するような出力
信号を送出する。
例えば、第６図（ａ＞に示すような入力波形が入力され
た場合、ＲＣフィルタ、入力サージ電圧保護ダイオード
により同図（ｂ）に示すようなトランジスタを保護する
波形に整形され、トランジスタのスイッチングを行う、
トランジスタがスイッチを行うことによって第６図（ｃ
）に示す波形の信号がＣＰ０１３に入力される。
た場合、ＲＣフィルタ、入力サージ電圧保護ダイオード
により同図（ｂ）に示すようなトランジスタを保護する
波形に整形され、トランジスタのスイッチングを行う、
トランジスタがスイッチを行うことによって第６図（ｃ
）に示す波形の信号がＣＰ０１３に入力される。
［発明が解決しようとする課題］
しかしながらこのような従来の装置は、素子のばらつき
および周囲温度によりフィルタ特性が変動するため、変
動を見込んだ余裕のあるフィルタとする必要があり、コ
ンデンサ容量を大きくしなければならない。コンデンサ
容量が大きくなるとコストアップとなるばかりでなく、
基板上での部品占有面積が大きくなり、高密度実装の障
害となる。また高密度実装の手法としてＩＣ化が挙げら
れるが、アナログ方式ではモノリシックＩＣ化の場合、
抵抗値およびコンデンサ容量が大きくなると実現不可能
である。一方ハイブリッドＣ化の場合、セラミックなど
の基板上にチップ部品を実装して製作するために、非常
にコスト高となり、また品質管理の工程数が大きくなる
という課題があった。
および周囲温度によりフィルタ特性が変動するため、変
動を見込んだ余裕のあるフィルタとする必要があり、コ
ンデンサ容量を大きくしなければならない。コンデンサ
容量が大きくなるとコストアップとなるばかりでなく、
基板上での部品占有面積が大きくなり、高密度実装の障
害となる。また高密度実装の手法としてＩＣ化が挙げら
れるが、アナログ方式ではモノリシックＩＣ化の場合、
抵抗値およびコンデンサ容量が大きくなると実現不可能
である。一方ハイブリッドＣ化の場合、セラミックなど
の基板上にチップ部品を実装して製作するために、非常
にコスト高となり、また品質管理の工程数が大きくなる
という課題があった。
［課題を解決するための手段］
入力信号をサンプリングして時系列的に記憶する記憶回
路と、その記憶結果が所定回数同一であったとき出力信
号を送出する信号出力手段と念備えたものである。
路と、その記憶結果が所定回数同一であったとき出力信
号を送出する信号出力手段と念備えたものである。
［作用］
クロック信号が発生する黒度入力信号がサンプリングさ
れ、その結果が記憶される。この信号は時系列的に記憶
され、この記憶結果が所定回数同一であった場合、正規
の入力信号が供給されたものとして出力信号を送出する ［実施例］ 第１図は本発明の一実施例であり、第５図と同一部分は
同記号を用いている。図において、７は入力レベルがＨ
レベルであるかＬレベルであるかを判定する入力レベル
手段、８はサンプリング手段、９はサンプリングデータ
を時系列的にｎ段記憶する記憶手段、１０は記憶データ
が所定回数以上一致しているか判断し、判断結果に応じ
て信号を出力する信号出力手段、１１は記憶データを所
定の値にリセットするリセット手段である。
れ、その結果が記憶される。この信号は時系列的に記憶
され、この記憶結果が所定回数同一であった場合、正規
の入力信号が供給されたものとして出力信号を送出する ［実施例］ 第１図は本発明の一実施例であり、第５図と同一部分は
同記号を用いている。図において、７は入力レベルがＨ
レベルであるかＬレベルであるかを判定する入力レベル
手段、８はサンプリング手段、９はサンプリングデータ
を時系列的にｎ段記憶する記憶手段、１０は記憶データ
が所定回数以上一致しているか判断し、判断結果に応じ
て信号を出力する信号出力手段、１１は記憶データを所
定の値にリセットするリセット手段である。
第２図は第１図における入力信号のレベルを判定するレ
ベル判定手段７の一例である。この回路は分圧抵抗１４
〜１６によってコンパレータ１７１８の比較電圧を例え
ば２Ｖと３■に設定した場合、プルアップ抵抗１９を介
して入力信号が３Ｖ以上の信号が入力されると、コンパ
レータ１７はフリップフロ・ツブ２２のセット入力端子
ＳにＨレベルの信号を供給する。一方、入力信号が２Ｖ
未満の信号が入力されると、コンパレータ１８はプルア
ップ抵抗２０とインバータ２１を介してフリップフロッ
プ２２のリセット入力端子ＲにＨレベルの信号を送出す
る。従ってフリップフロップ２２は入力信号が３Ｖ以上
の場合をＨレベルと、入力信号が２Ｖ未満の場合をＬレ
ベルと判定し、出力する。 第３図は第１図におけるサ
ンプリングデータを時系列的にｎ段記憶する記憶手段９
と、記憶データが所定回数以上一致しているかを判断し
、判断結果に応じて信号を出力する信号出力手段１０の
実施例であり、サンプリングデータを時系列的に２段記
憶する場合の具体例である。
ベル判定手段７の一例である。この回路は分圧抵抗１４
〜１６によってコンパレータ１７１８の比較電圧を例え
ば２Ｖと３■に設定した場合、プルアップ抵抗１９を介
して入力信号が３Ｖ以上の信号が入力されると、コンパ
レータ１７はフリップフロ・ツブ２２のセット入力端子
ＳにＨレベルの信号を供給する。一方、入力信号が２Ｖ
未満の信号が入力されると、コンパレータ１８はプルア
ップ抵抗２０とインバータ２１を介してフリップフロッ
プ２２のリセット入力端子ＲにＨレベルの信号を送出す
る。従ってフリップフロップ２２は入力信号が３Ｖ以上
の場合をＨレベルと、入力信号が２Ｖ未満の場合をＬレ
ベルと判定し、出力する。 第３図は第１図におけるサ
ンプリングデータを時系列的にｎ段記憶する記憶手段９
と、記憶データが所定回数以上一致しているかを判断し
、判断結果に応じて信号を出力する信号出力手段１０の
実施例であり、サンプリングデータを時系列的に２段記
憶する場合の具体例である。
フリップフロップ２３の入力りにＨレベルの信号が入力
され、かつクロック入力端子ＣＫにサンプリングタイミ
ングを発生するサンプリング手段８からのクロック信号
ＣＫが供給されると、その立ち上がりタイミングで人力
ＱよりＨレベルの信号が出力され、フリップフロップ２
４の入力りに供給される。次のクロック信号ＣＫが入力
される時間以上入力端子ＩＮにＨレベルの信号が入力さ
れると、フリップフロップ２３．２４の出力Ｑはいずれ
もＨレベルの信号を出力する。
され、かつクロック入力端子ＣＫにサンプリングタイミ
ングを発生するサンプリング手段８からのクロック信号
ＣＫが供給されると、その立ち上がりタイミングで人力
ＱよりＨレベルの信号が出力され、フリップフロップ２
４の入力りに供給される。次のクロック信号ＣＫが入力
される時間以上入力端子ＩＮにＨレベルの信号が入力さ
れると、フリップフロップ２３．２４の出力Ｑはいずれ
もＨレベルの信号を出力する。
このとき、アンド回路２５はフリップフロラ１２３のＨ
レベルの出力と、フリップフロップ２４のＨレベルの出
力を受けて、フリップフロップ２７のセット入力端子Ｓ
にＨレベルの信号を出力する９また前記の反転した信号
がフリップフロップ２３．２４、アンド回路２６を介し
てフリップフロップ２７のリセット入力端子ＲにＬレベ
ルとなって供給される。このため、フリップフロップ２
７はＨレベルの出力を出力する。
レベルの出力と、フリップフロップ２４のＨレベルの出
力を受けて、フリップフロップ２７のセット入力端子Ｓ
にＨレベルの信号を出力する９また前記の反転した信号
がフリップフロップ２３．２４、アンド回路２６を介し
てフリップフロップ２７のリセット入力端子ＲにＬレベ
ルとなって供給される。このため、フリップフロップ２
７はＨレベルの出力を出力する。
つまり、サンプリングタイミングが２回の期間のサンプ
リングデータを記憶し、２回以上一致していると判断し
、信号を出力したことになる。
リングデータを記憶し、２回以上一致していると判断し
、信号を出力したことになる。
第４図は第１図のインターフェイス回路１２の各部波形
図であり、（ａ）は入力信号、（ｂ）は入力信号レベル
を判定する入力レベル判定手段７における入力部のタイ
ムチャートであり、入力サージ電圧保護ダイオード６．
７によって波形整形されている。（ｃ）は入力レベルを
判定する入力レベル判定手段７における出力でのタイム
チャートであり、電圧ＶＴＭ以上をＨレベルとして、電
圧ＶＴＬ未満をＬレベルとして出力している。（ｄ）は
サンプリングタイミングを発生するサンプリングタイミ
ング発生手段８における出力部のタイムチャートであり
る。（ｅ）はサンプリングデータを時系列的に０段記憶
する記憶手段９と、記憶データが所定回数以上一致して
いるか判断し、判断結果に応じて信号を出力する出力手
段１０で整形された波形であり、（ｅ）の波形がＣＰＵ
１３に送信される。
図であり、（ａ）は入力信号、（ｂ）は入力信号レベル
を判定する入力レベル判定手段７における入力部のタイ
ムチャートであり、入力サージ電圧保護ダイオード６．
７によって波形整形されている。（ｃ）は入力レベルを
判定する入力レベル判定手段７における出力でのタイム
チャートであり、電圧ＶＴＭ以上をＨレベルとして、電
圧ＶＴＬ未満をＬレベルとして出力している。（ｄ）は
サンプリングタイミングを発生するサンプリングタイミ
ング発生手段８における出力部のタイムチャートであり
る。（ｅ）はサンプリングデータを時系列的に０段記憶
する記憶手段９と、記憶データが所定回数以上一致して
いるか判断し、判断結果に応じて信号を出力する出力手
段１０で整形された波形であり、（ｅ）の波形がＣＰＵ
１３に送信される。
また、自動車用電子制御内で問題となるノイズの中で、
最も長い時間ノイズを発生しているのはホーンを駆動し
たときのノイズであり、その時間は約１．１−ｓｅｃで
ある。このことからフィルタ時間をその発生時間以上に
しておけば、完全にノイズを除去できる。例えば２ ｍ
５ｅｃにするならば、サンプリングタイミングを１ ｍ
５ｅｃにすれば良い。また、電波障害の高周波ノイズを
有効に除去するには入力信号のレベルを判定する判定手
段７の前段に小さな容量のコンデンサ（例えば５ＰＦ程
度）を挿入すると良い。
最も長い時間ノイズを発生しているのはホーンを駆動し
たときのノイズであり、その時間は約１．１−ｓｅｃで
ある。このことからフィルタ時間をその発生時間以上に
しておけば、完全にノイズを除去できる。例えば２ ｍ
５ｅｃにするならば、サンプリングタイミングを１ ｍ
５ｅｃにすれば良い。また、電波障害の高周波ノイズを
有効に除去するには入力信号のレベルを判定する判定手
段７の前段に小さな容量のコンデンサ（例えば５ＰＦ程
度）を挿入すると良い。
［発明の効果］
以上説明したように本発明は、入力信号をサンプリング
してそれを時系列的に記憶し、その記憶結果が所定回数
同一であった場合、正規の入力信号が供給されたものと
するので、従来のようにノイズの除去をフィルタに頼る
必要が無くなるので、容量の大きいコンデンサが不要に
なり、形状が小さく構成でき、またＩＣ化にも適すると
いう効果を有する。
してそれを時系列的に記憶し、その記憶結果が所定回数
同一であった場合、正規の入力信号が供給されたものと
するので、従来のようにノイズの除去をフィルタに頼る
必要が無くなるので、容量の大きいコンデンサが不要に
なり、形状が小さく構成でき、またＩＣ化にも適すると
いう効果を有する。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図におけるレベル判定回路７め内部構成を示す回路
図、第３図は第１図の記憶手段および信号出力手段の内
部構成を示す回路図、第４図は第１図の各部波形図、第
５図は従来装置の一例を示す回路図、第６図は第５図の
各部波形図である。 ７・・・・レベル判定手段、８−同一・サンプリング手
段、９・・・・記憶手段、１ｏ・・・・信号出力手段、
１１−・・−リセット手段。 第１図
第１図におけるレベル判定回路７め内部構成を示す回路
図、第３図は第１図の記憶手段および信号出力手段の内
部構成を示す回路図、第４図は第１図の各部波形図、第
５図は従来装置の一例を示す回路図、第６図は第５図の
各部波形図である。 ７・・・・レベル判定手段、８−同一・サンプリング手
段、９・・・・記憶手段、１ｏ・・・・信号出力手段、
１１−・・−リセット手段。 第１図
Claims (1)
- 【特許請求の範囲】 自動車用の入力電気信号を後続の回路に必要なレベルの
信号として送出する自動車用入力インターフェイス回路
において、 入力信号をサンプリングして時系列的に記憶する記憶回
路と、 その記憶結果が所定回数同一であったとき出力信号を送
出する信号出力手段とを備えたことを特徴とする自動車
用入力インターフェイス回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191659A JPH0475121A (ja) | 1990-07-17 | 1990-07-17 | 自動車用入力インターフエイス回路 |
| KR1019910011320A KR950008491B1 (ko) | 1990-07-17 | 1991-07-04 | 자동차용 입력인터페이스 |
| DE4123699A DE4123699C2 (de) | 1990-07-17 | 1991-07-17 | Schaltungsanordnung zur Beseitigung von Störsignalkomponenten in einem Schaltsignal |
| US08/013,559 US5300820A (en) | 1990-07-17 | 1993-02-04 | Input interface circuit for removing noise components of an input signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191659A JPH0475121A (ja) | 1990-07-17 | 1990-07-17 | 自動車用入力インターフエイス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0475121A true JPH0475121A (ja) | 1992-03-10 |
Family
ID=16278327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2191659A Pending JPH0475121A (ja) | 1990-07-17 | 1990-07-17 | 自動車用入力インターフエイス回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5300820A (ja) |
| JP (1) | JPH0475121A (ja) |
| KR (1) | KR950008491B1 (ja) |
| DE (1) | DE4123699C2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426684B1 (en) * | 1991-05-16 | 2002-07-30 | Raytheon Company | Point detect filter |
| US5925087A (en) * | 1992-08-27 | 1999-07-20 | Hitachi, Ltd. | Method and apparatus for eliminating noise in a slope estimation arrangement for a motor vehicle |
| JP3079198B2 (ja) * | 1993-03-04 | 2000-08-21 | セイコークロック株式会社 | 電波修正時計 |
| DE9403299U1 (de) * | 1994-02-28 | 1995-06-22 | Bosch Gmbh Robert | Schaltung zum Bereitstellen eines Triggersignals |
| US5770952A (en) * | 1995-06-13 | 1998-06-23 | Holtek Microelectronics Inc. | Timer that provides both surveying and counting functions |
| US6061554A (en) * | 1997-05-13 | 2000-05-09 | Castella; Jean-Pierre | Electromagnetic interference suppressing device |
| DE19812420A1 (de) * | 1998-03-20 | 1999-09-23 | Moeller Gmbh | Umstellbare Entprellung |
| DE19960785A1 (de) * | 1999-12-16 | 2001-06-21 | Thomson Brandt Gmbh | Eingangsfilterstufe für einen Datenstrom und Verfahren zum Filtern eines Datenstroms |
| US6392443B1 (en) | 2000-02-15 | 2002-05-21 | Sun Microsystems, Inc. | Power/area efficient method for high-frequency pre-emphasis for chip to chip signaling |
| US6377076B1 (en) | 2000-02-15 | 2002-04-23 | Sun Microsystems, Inc. | Circuitry to support a power/area efficient method for high-frequency pre-emphasis for chip to chip signaling |
| US6265920B1 (en) * | 2000-06-07 | 2001-07-24 | Sun Microsystems, Inc. | Power/area efficient method for high-frequency pre-emphasis for intra-chip signaling |
| EP1573920B1 (en) * | 2002-12-13 | 2006-06-21 | Koninklijke Philips Electronics N.V. | Low lock time delay locked loops using time cycle suppressor |
| US7855584B2 (en) * | 2003-12-09 | 2010-12-21 | St-Ericsson Sa | Low lock time delay locked loops using time cycle suppressor |
| US7535262B2 (en) * | 2004-10-19 | 2009-05-19 | International Rectifier Corporation | High voltage level shifting by capacitive coupling |
| US7915936B2 (en) * | 2007-02-19 | 2011-03-29 | Honeywell International Inc. | Output signal error detection, circumvention, signal reconstruction and recovery |
| DE102010012360B4 (de) | 2010-03-22 | 2012-07-05 | Phoenix Contact Gmbh & Co. Kg | Verfahren und Vorrichtung zum Filtern eines gestörten digitalen Signals |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187911A (ja) * | 1987-01-30 | 1988-08-03 | Fanuc Ltd | 信号入力装置 |
| JPH01120115A (ja) * | 1987-11-02 | 1989-05-12 | Mita Ind Co Ltd | 入力制御回路 |
| JPH0449409A (ja) * | 1990-06-19 | 1992-02-18 | Melco:Kk | パラレルインターフエイス用雑音防止回路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2415365C3 (de) * | 1974-03-29 | 1983-12-08 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Ausblenden von Impulsen, deren Dauer kürzer ist als eine vorgegebene Prüfdauer tp aus einer eingangsseitig anliegenden Folge digitaler Impulse |
| DE2424816A1 (de) * | 1974-05-22 | 1975-12-04 | Bosch Gmbh Robert | Schaltungsvorrichtung zur erhoehung der stoersicherheit von elektronischen schaltungen |
| JPS6027818B2 (ja) * | 1976-10-04 | 1985-07-01 | 株式会社デンソー | 電子制御式燃料噴射装置 |
| DE2722981B2 (de) * | 1977-05-20 | 1980-10-02 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Digitales Filter für binäre Signale |
| DE2847290C2 (de) * | 1978-10-31 | 1986-09-04 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zum Gewinnen eines störungsfreien Triggersignales für insbesondere eine Kraftstoffzumeßeinrichtung einer Brennkraftmaschine |
| JPS5566631A (en) * | 1978-11-13 | 1980-05-20 | Nippon Denso Co Ltd | Method of electrical control of fuel injection |
| US4282489A (en) * | 1979-05-14 | 1981-08-04 | Harris Data Communications Inc. | Metastable detector |
| US4427948A (en) * | 1981-12-21 | 1984-01-24 | Gte Automatic Electric Labs Inc. | Pulse toggle monitor circuit |
| US4525635A (en) * | 1982-12-15 | 1985-06-25 | Rca Corporation | Transient signal suppression circuit |
| US4578653A (en) * | 1984-06-25 | 1986-03-25 | General Electric Company | Frequency selective filter circuit |
| DD237033A1 (de) * | 1985-05-07 | 1986-06-25 | Zwickau Ing Hochschule | Schaltungsanordnung zur impulsvervielfachung mit richtungsentscheid |
| US4847577A (en) * | 1985-07-18 | 1989-07-11 | Gerhart Roland T | Security and alarm system employing a particular pulse width discriminator |
| JPH073440B2 (ja) * | 1987-06-26 | 1995-01-18 | 三菱電機株式会社 | 信号検出装置 |
| US4967108A (en) * | 1988-12-09 | 1990-10-30 | Dallas Semiconductor Corporation | Differential-time-constant bandpass filter using the analog properties of digital circuits |
| US5001374A (en) * | 1989-09-08 | 1991-03-19 | Amp Incorporated | Digital filter for removing short duration noise |
-
1990
- 1990-07-17 JP JP2191659A patent/JPH0475121A/ja active Pending
-
1991
- 1991-07-04 KR KR1019910011320A patent/KR950008491B1/ko not_active IP Right Cessation
- 1991-07-17 DE DE4123699A patent/DE4123699C2/de not_active Expired - Lifetime
-
1993
- 1993-02-04 US US08/013,559 patent/US5300820A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187911A (ja) * | 1987-01-30 | 1988-08-03 | Fanuc Ltd | 信号入力装置 |
| JPH01120115A (ja) * | 1987-11-02 | 1989-05-12 | Mita Ind Co Ltd | 入力制御回路 |
| JPH0449409A (ja) * | 1990-06-19 | 1992-02-18 | Melco:Kk | パラレルインターフエイス用雑音防止回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5300820A (en) | 1994-04-05 |
| KR920002393A (ko) | 1992-02-28 |
| DE4123699C2 (de) | 1994-09-15 |
| KR950008491B1 (ko) | 1995-07-31 |
| DE4123699A1 (de) | 1992-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0475121A (ja) | 自動車用入力インターフエイス回路 | |
| EP0881765A1 (en) | Precision oscillator circuit having a controllable duty cycle and related method | |
| US5929672A (en) | Power on reset circuit and one chip microcomputer using same | |
| US10862467B2 (en) | Capacitor ratio identification | |
| US5638031A (en) | Precision oscillator circuit | |
| US7053685B2 (en) | Frequency signal enabling apparatus and method thereof | |
| US5614872A (en) | Semiconductor device having CR oscillation circuit and reset circuit | |
| US6345365B1 (en) | Semiconductor device with an external delay circuit that delays an internal clock | |
| US6061804A (en) | Pulse generating circuit for providing a low-noise microprocessor clock signal | |
| US6340919B1 (en) | Random number generating circuit | |
| JP2500507B2 (ja) | 温度検出回路 | |
| JP2006157909A (ja) | デューティー補正回路 | |
| JPH0348468B2 (ja) | ||
| JP2879845B2 (ja) | 半導体装置 | |
| JPH05291932A (ja) | 電子回路 | |
| JPH07129423A (ja) | 半導体集積回路 | |
| JPH05268020A (ja) | クロック切換回路 | |
| KR940006092Y1 (ko) | 파워 온 리셋 회로 | |
| KR100360792B1 (ko) | 파워온리셋회로및이것을이용한제어장치 | |
| JP2023181594A (ja) | クロック動作監視回路 | |
| JP2822680B2 (ja) | 信号検出回路 | |
| JPH03232193A (ja) | 出力回路 | |
| JPH05143199A (ja) | リセツト回路 | |
| JPH0138996Y2 (ja) | ||
| JPH06196988A (ja) | リセット回路 |