JPH073440B2 - 信号検出装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パルス信号の計数等において、信号パルス
と雑音パルスを選別し、信号パルスのみを検出する信号
検出装置に関するものである。

〔従来の技術〕

第３図および第４図は従来の信号検出装置を示す説明図
であり、第３図（ａ）は波高弁別器８を使用した例であ
る。この波高弁別器８は、第３図（ｂ）に示す入力パル
ス信号11の波高が、あらかじめ設定した弁別電圧12を越
えた場合にのみ出力信号13を発生するので、検出しよう
とする入力パルス信号11より波高の小さい雑音パルス14
を除去することができる。

第４図（ａ）はシングルチヤネル波高分析器15を使用し
た例である。このシングルチヤネル波高分析器15は、第
４図（ｂ）に示す入力パルス信号11の波高があらかじめ
設定した２つの弁別電圧16,17の間にある時のみ出力信
号13を発生する。従つて検出しようとする入力パルス信
号11より波高の小さい、または大きい雑音パルス14を除
去することができる。

〔発明が解決しようとする問題点〕

従来の信号検出装置は以上のように構成されているの
で、第３図の例では、信号パルスと同等またはより大き
な波高を有する雑音パルスを除去することができない。
また、第４図の例では、信号パルスと同等の波高を有す
る雑音パルスを除去することができないなどの問題点が
あつた。

この発明は上記のような問題点を解消するためになされ
たもので、雑音パルスがいかなる波高を有するものであ
つても、これを確実に除去することのできる入力検出装
置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る信号検出装置は、検出しようとする信号
と同極性のパルスを検出する第１の波高弁別器と、第１
の波高弁別器の入力側または出力側に接続された遅延回
路と、前記検出しようとする信号と逆極性の信号を検出
する第２の波高弁別器と、第２の波高弁別器の出力信号
でトリガされる単安定回路と、単安定回路の出力信号期
間中、前記第１の波高弁別器または遅延回路の出力信号
を遮断するゲート回路を具備したものである。

〔作用〕

この発明における信号検出装置は、検出しようとする信
号パルスと逆極性のパルスを検出し、その後一定期間だ
け出力信号路を遮断することにより、正負両極性の振動
波形である雑音パルスを単極性とすることが可能な信号
パルスと極性の差異を利用して選別し、波高値に無関係
に除去する。

更に雑音パルスの第１番目のピークが信号パルスと同極
性であっても除去できるように、遮断回路に与える入力
信号を一定時間だけ遅延させる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１は入力端子、２は入力端子１に接続され
た波高弁別器、３は波高弁別器２の出力側に接続された
単安定回路、４は入力端子１に接続された波高弁別器、
５は波高弁別器４の出力側に接続された遅延回路、６は
単安定回路３と遅延回路５の出力を入力とするアンドゲ
ート、７は出力端子である。

第２図は第１図〜部の信号波形図を示したものであ
り、第２図において、18は波高弁別器２の弁別電圧、19
は波高弁別器４の弁別電圧である。

次にこの第２図に基づいて第１図の動作を説明する。
今、入力端子１に信号パルスと雑音パルスの混在する入
力パルス信号（第２図）が与えられると、波高弁別器
２は、検出しようとする信号パルスと極性が逆であり、
且つその波高があらかじめ設定した弁別電圧18より大き
い入力パルス信号に対して出力信号（第２図）を発生
する。

単安定回路３は、波高弁別器２の出力信号でトリガさ
れ、一定のパルス幅を有する出力信号（第２図）を負
論理出力端子より発生する。

波高弁別器４は、検出しようとする信号パルスと極性が
同じであり、且つその波高があらかじめ設定した弁別電
圧19より大きな入力パルスに対して出力信号（第２図
）を発生する。

遅延回路５は、波高弁別器４の出力信号を一定時間だけ
遅延させた出力信号（第２図）を発生する。アンドゲ
ート６は単安定回路３と遅延回路５の出力信号の論理積
信号（第２図）を発生する。この信号はこの回路全体
の出力信号であり、出力端子７に現われる。この信号
は、上記第２図の波形から同図までを参照すればわ
かるように、検出しようとする信号パルスのみに応答
し、雑音パルスには応答しない。

次に、第１図に示す回路が、意図する通りに動作するた
めの条件について説明する。第１の条件は、単安定回路
３の出力信号のパルス幅が、雑音パルスの継続時間より
長いことである。

通常、経験する多くの雑音源（モーターのスイツチング
サージ、電気溶接ノイズ等）による雑音パルスの継続時
間は、10ミリセカンド以内であることが多く、この事実
は上記のパルス幅を決める際の目安となる。

また、単安定回路３には、再トリガ機能を有するものが
あり、これを利用すると、雑音パルスの継続時間に自動
的に追従したパルス幅を有するパルスを発生することが
できる。

再トリガ機能を有する単安定回路３は、一連の入力パル
スの最後のパルスに対応し、その入力時刻からあらため
て一定時間だけ出力パルスを保持する。従つて、上記の
パルス幅を短かく設定しておいても、継続時間の長い雑
音パルスに対してはその出力パルス幅を自動的に延長す
る。

この場合、単安定回路３の単一パルスに対する出力パル
ス幅を、例えば0.1ミリセカンド程度に短かく設定する
ことができる。ただし、このパルス幅をあまり短かくし
て、雑音パルスの振動周期より短かくしてはいけない。

雑音パルスの振動周期は、信号の伝送経路の電気的な共
振周波数で決まることが多く、通常0.1〜10マイクロセ
カンドとなる。この振動周期が極端に長くなるケースと
しては、電磁リレーのスイツチングサージが直接に誘導
される場合がある。この場合、振動周期はミリセカンド
のオーダーとなる。

第２の条件は、遅延回路５の遅延時間が、雑音パルスの
振動周期より長いことである。この遅延回路５の機能
は、雑音パルスの最初のピークが検出しようとする信号
パルスと同じ極性である場合に、この雑音パルスに対応
した波高弁別器４の出力パルスを、単安定回路３の出力
パルスの幅の中に入れるものである。従つて、その遅延
時間は、少くとも雑音パルスの振動周期の1/2より長い
ことが必要である。

第３の条件は、波高弁別器２の弁別電圧が、十分に小さ
いことである。この電圧は、増巾器の雑音等の、常に存
在する雑音のレベルよりは高く設定しなければならない
が、なるべく低く設定する。この電圧を決めるもう一つ
の必要条件は、信号検出用の波高弁別器４の弁別電圧よ
り小さくするということである。

なお、上記実施例において、波高弁別器４と遅延回路５
の順序を逆にしてもよく、この場合は第２図の入力パ
ルス信号が遅延された後に波高弁別器４に入力され、同
図に示す出力信号が得られるもので、基本的には図示
例と同一の機能を有する。

また、波高弁別器４としてシングルチヤネル波高分析器
を用いてもよく、この場合は雑音パルスを極性と波高の
２つの指標を用いて除去するため、その雑音パルスの除
去能力が更に高いものとなる。

〔発明の効果〕

以上のように、この発明によれば、信号パルスと雑音パ
ルスの混在する入力信号の中から、雑音パルスの波高に
無関係に信号パルスのみを検出できるように構成したの
で、雑音の多い環境の中でも信号パルスの検出や計数が
安定に行える効果がある。この結果、信頼性の高い信号
パルスの計数を要求される例えば原子炉の核計装装置や
放射線モニタにとつて、特に有益である。

【図面の簡単な説明】

第１図はこの発明の一実施例による信号検出装置を示す
ブロツク図、第２図はその装置各部の信号波形図、第３
図および第４図は従来の信号検出装置の説明図である。 ２は第２の波高弁別器、３は単安定回路、４は第１の波
高弁別器、５は遅延回路、６はゲート回路。 なお、図中、同一符号は同一又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. 【請求項１】検出しようとするパルス信号の極性と同極
   性の弁別電圧を有する第１の波高弁別器と、前記第１の
   波高弁別器の入力側または出力側に接続した遅延回路
   と、前記検出しようとするパルス信号の極性と逆極性の
   弁別電圧を有する第２の波高弁別器と、前記第２の波高
   弁別器の後に接続した単安定回路と、前記単安定回路の
   出力信号期間だけ前記遅延回路または前記第１の波高弁
   別器の出力信号を遮断するゲート回路とを備えた信号検
   出装置。
2. 【請求項２】第１の波高弁別器をシングルチャンネル波
   高分析器としたことを特徴とする特許請求の範囲第
   （１）項記載の信号検出装置。