JPH07129423A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH07129423A JPH07129423A JP5273685A JP27368593A JPH07129423A JP H07129423 A JPH07129423 A JP H07129423A JP 5273685 A JP5273685 A JP 5273685A JP 27368593 A JP27368593 A JP 27368593A JP H07129423 A JPH07129423 A JP H07129423A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- input
- test signal
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 マイクロコンピュータの電源電圧の変動及び
温度変動による誤動作を検出しリセットをかけ、暴走す
る状態を回避する。 【構成】 テスト信号発生装置４より、ＣＰＵのデータ
転送タイミングに同期したテスト信号５が出力される。
テスト信号５は比較装置１１に入力され、また入出力装
置１，６に入力される。入出力装置６の出力信号は等価
バス信号１７のラインに供給され、入出力装置１の出力
信号は入出力装置２を経て等価バス信号１７のラインに
供給され、記憶装置７に記憶される。等価バスのライン
には等価抵抗１０と等価容量９が構成されるＬＦＰが設
けられている。等価バス信号１７に遅れが生ずると、ク
ロックＣＸのタイミングで比較装置１１の出力は“１”
となり、これが記憶装置１２に記憶されて、リセット信
号ＲＥＳＥＴが出力される。
温度変動による誤動作を検出しリセットをかけ、暴走す
る状態を回避する。 【構成】 テスト信号発生装置４より、ＣＰＵのデータ
転送タイミングに同期したテスト信号５が出力される。
テスト信号５は比較装置１１に入力され、また入出力装
置１，６に入力される。入出力装置６の出力信号は等価
バス信号１７のラインに供給され、入出力装置１の出力
信号は入出力装置２を経て等価バス信号１７のラインに
供給され、記憶装置７に記憶される。等価バスのライン
には等価抵抗１０と等価容量９が構成されるＬＦＰが設
けられている。等価バス信号１７に遅れが生ずると、ク
ロックＣＸのタイミングで比較装置１１の出力は“１”
となり、これが記憶装置１２に記憶されて、リセット信
号ＲＥＳＥＴが出力される。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に動作電圧が変化しても誤動作を防止できる誤動作防
止回路に関する。
特に動作電圧が変化しても誤動作を防止できる誤動作防
止回路に関する。
【０００２】
【従来の技術】図５は、マイクロコンピュータを搭載し
た集積回路のリセット回路の従来例の回路図、図６は電
源電圧の変化を示すグラフである。
た集積回路のリセット回路の従来例の回路図、図６は電
源電圧の変化を示すグラフである。
【０００３】電源２１が投入され電圧がＮチャンネルト
ランジスタ２２のスレショルドレベルを越えると、Ｎチ
ャンネルトランジスタ２２のドレインをグランドレベル
に引き下げる。Ｐチャンネルトランジスタ２３のゲート
はＰチャンネルトランジスタ２３のドレインに接続さ
れ、かつＮチャンネルトランジスタ２２のドレインとも
接続されているため、電源２１がＮチャンネルトランジ
スタ２２のスレショルドレベルを越える電圧にＰチャン
ネルトランジスタ２３のスレショルドレベル電圧を加え
た電圧になると、Ｐチャンネルトランジスタ２３も導通
状態になりドレイン側を引き上げようとする。この後、
電源２１が上昇していくとＰチャンネルトランジスタ２
３とＮチャンネルトランジスタ２２の導通抵抗の比でド
レインの電圧が上昇していく。このドレイン電圧が次段
のインバータ２４の論理スレショルドレベルを越える
と、インバータ２４の出力がグランドレベルになる。つ
まり、インバータ２４の出力は電源２１がＮチャンネル
及びＰチャンネルのトランジスタ２２，２３のスレショ
ルドレベルの和の電圧を越えてから前段のドレイン電圧
がインバータ２４の論理スレショルドレベルを越えるま
では電源レベルを出力している。また、電源降下時は前
記とまったく反対の動作となる。このため、このインバ
ータ２４の出力信号をリセット信号とすれば、簡易電圧
検出のリセット回路となる。
ランジスタ２２のスレショルドレベルを越えると、Ｎチ
ャンネルトランジスタ２２のドレインをグランドレベル
に引き下げる。Ｐチャンネルトランジスタ２３のゲート
はＰチャンネルトランジスタ２３のドレインに接続さ
れ、かつＮチャンネルトランジスタ２２のドレインとも
接続されているため、電源２１がＮチャンネルトランジ
スタ２２のスレショルドレベルを越える電圧にＰチャン
ネルトランジスタ２３のスレショルドレベル電圧を加え
た電圧になると、Ｐチャンネルトランジスタ２３も導通
状態になりドレイン側を引き上げようとする。この後、
電源２１が上昇していくとＰチャンネルトランジスタ２
３とＮチャンネルトランジスタ２２の導通抵抗の比でド
レインの電圧が上昇していく。このドレイン電圧が次段
のインバータ２４の論理スレショルドレベルを越える
と、インバータ２４の出力がグランドレベルになる。つ
まり、インバータ２４の出力は電源２１がＮチャンネル
及びＰチャンネルのトランジスタ２２，２３のスレショ
ルドレベルの和の電圧を越えてから前段のドレイン電圧
がインバータ２４の論理スレショルドレベルを越えるま
では電源レベルを出力している。また、電源降下時は前
記とまったく反対の動作となる。このため、このインバ
ータ２４の出力信号をリセット信号とすれば、簡易電圧
検出のリセット回路となる。
【０００４】また、他の従来例として、半導体基板上
に、内部回路素子部と、この内部回路素子部に対して駆
動クロック信号を供給するクロック発生回路と、半導体
基板上に対して設けられ外部の電源に対して接続される
電源端子と、この電源端子から電源電圧が供給され、こ
の電源電圧が上記の内部の回路素子部の安定動作を保証
する第１の下限基準電圧Ｖｓ以下となる状態を検出し
て、上記のクロック発生回路に対してクロック発生停止
信号を発生する第１の電源電圧検出回路と、上記電源端
子からの電源電圧が供給され、この電源電圧が上記内部
回路素子部の動作状態保持電圧Ｖｒより高く、その動作
状態保持を保証できる第２の下限基準電圧Ｖｒ以下とな
る状態を検出してリセット信号を発生する第２の電源電
圧検出回路と、上記リセット信号の発生に応じて上記内
部回路素子部を初期状態に設定する手段とを具備してな
ることを特徴とする１チップマイクロコントローラ（特
開昭６２−２２１８１６号）がある。図８は特開昭６２
−２２１８１６号に開示された１チップマイクロコンピ
ュータのブロック図、図９は図８中のインバータ３１、
第１、第２の電源電圧検出回路３２，３３、アンドゲー
ト３４の部分の詳細回路図である。
に、内部回路素子部と、この内部回路素子部に対して駆
動クロック信号を供給するクロック発生回路と、半導体
基板上に対して設けられ外部の電源に対して接続される
電源端子と、この電源端子から電源電圧が供給され、こ
の電源電圧が上記の内部の回路素子部の安定動作を保証
する第１の下限基準電圧Ｖｓ以下となる状態を検出し
て、上記のクロック発生回路に対してクロック発生停止
信号を発生する第１の電源電圧検出回路と、上記電源端
子からの電源電圧が供給され、この電源電圧が上記内部
回路素子部の動作状態保持電圧Ｖｒより高く、その動作
状態保持を保証できる第２の下限基準電圧Ｖｒ以下とな
る状態を検出してリセット信号を発生する第２の電源電
圧検出回路と、上記リセット信号の発生に応じて上記内
部回路素子部を初期状態に設定する手段とを具備してな
ることを特徴とする１チップマイクロコントローラ（特
開昭６２−２２１８１６号）がある。図８は特開昭６２
−２２１８１６号に開示された１チップマイクロコンピ
ュータのブロック図、図９は図８中のインバータ３１、
第１、第２の電源電圧検出回路３２，３３、アンドゲー
ト３４の部分の詳細回路図である。
【０００５】
【発明が解決しようとする課題】図５の従来回路は図７
の様に製造条件の特性依存がＣＰＵ動作電圧特性に比例
しているという利点がある。図７を説明すると、従来回
路の検出電圧レベルの温度特性が図７のグラフのＶＴＨ
ＨＰＯＣおよびＶＴＬＬＰＯＣの特性のようになり、負
の温度係数をもってしまう。さらに、ここでいうＶＴＨ
ＨおよびＶＴＬＬは、製造条件で決まる、トランジスタ
のスレショルドレベル（以下ＶＴと略）の高めと低めを
表しており、ＶＴが低いと検出電圧が低くなり、高いと
高くなる。一方、ＣＰＵの動作電圧は同グラフのＶＴＨ
ＨＣＰＵとＶＴＬＬＣＰＵの特性となり正の温度係数を
もつ。また、ＣＰＵ最低動作電圧はＶＴが高いと高くな
り、低いと低くなる。このため、従来のリセット回路の
電圧までＣＰＵの動作を保証しようとすると、保証温度
範囲（例えば−４０〜＋８５℃）では、従来回路の検出
レベルが低温状態になるとＣＰＵ最低動作電圧レベルを
遥かに上まわってしまう。いくらＣＰＵの最低動作電圧
が低くても、ＣＰＵは従来回路の検出電圧を最低動作電
圧として判断してしまうため、外見からＣＰＵの動作電
圧は従来回路の検出電圧となる。このため、ＣＰＵの最
低動作電圧は保証温度範囲全体を考えると、従来回路の
低温時の電圧をワースト状態と考えこれをスペック化し
なければならない。しかし、これは本当のＣＰＵ最低動
作電圧より高くなってしまう。
の様に製造条件の特性依存がＣＰＵ動作電圧特性に比例
しているという利点がある。図７を説明すると、従来回
路の検出電圧レベルの温度特性が図７のグラフのＶＴＨ
ＨＰＯＣおよびＶＴＬＬＰＯＣの特性のようになり、負
の温度係数をもってしまう。さらに、ここでいうＶＴＨ
ＨおよびＶＴＬＬは、製造条件で決まる、トランジスタ
のスレショルドレベル（以下ＶＴと略）の高めと低めを
表しており、ＶＴが低いと検出電圧が低くなり、高いと
高くなる。一方、ＣＰＵの動作電圧は同グラフのＶＴＨ
ＨＣＰＵとＶＴＬＬＣＰＵの特性となり正の温度係数を
もつ。また、ＣＰＵ最低動作電圧はＶＴが高いと高くな
り、低いと低くなる。このため、従来のリセット回路の
電圧までＣＰＵの動作を保証しようとすると、保証温度
範囲（例えば−４０〜＋８５℃）では、従来回路の検出
レベルが低温状態になるとＣＰＵ最低動作電圧レベルを
遥かに上まわってしまう。いくらＣＰＵの最低動作電圧
が低くても、ＣＰＵは従来回路の検出電圧を最低動作電
圧として判断してしまうため、外見からＣＰＵの動作電
圧は従来回路の検出電圧となる。このため、ＣＰＵの最
低動作電圧は保証温度範囲全体を考えると、従来回路の
低温時の電圧をワースト状態と考えこれをスペック化し
なければならない。しかし、これは本当のＣＰＵ最低動
作電圧より高くなってしまう。
【０００６】また、特開昭６２−２２１８１６号は、ま
ず図９中の抵抗Ｒ７，Ｒ８で基準電圧を発生している
が、抵抗のバラツキを抑えることが半導体基板上では難
しいと思われ、また、図１０に示すように、発振器の発
振電圧とマイクロコンピュータの動作電圧とには差があ
り、従来の回路検出電圧がＣＰＵ最低動作電圧を下回る
ことになり、ＣＰＵが誤動作後に従来回路の検出電圧が
検出できても正常に判断できないので、マイクロコンピ
ュータの暴走を検出することはできない。
ず図９中の抵抗Ｒ７，Ｒ８で基準電圧を発生している
が、抵抗のバラツキを抑えることが半導体基板上では難
しいと思われ、また、図１０に示すように、発振器の発
振電圧とマイクロコンピュータの動作電圧とには差があ
り、従来の回路検出電圧がＣＰＵ最低動作電圧を下回る
ことになり、ＣＰＵが誤動作後に従来回路の検出電圧が
検出できても正常に判断できないので、マイクロコンピ
ュータの暴走を検出することはできない。
【０００７】本発明の目的は、ＣＰＵの電源電圧の変動
及び温度変動による誤動作を検出しリセットをかけ、暴
走状態を回避する半導体集積回路を提供することにあ
る。
及び温度変動による誤動作を検出しリセットをかけ、暴
走状態を回避する半導体集積回路を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
は、半導体基板上に、演算装置と、記憶装置と、前記演
算装置と記憶装置のデータ信号の各々の入出力時間に同
期したテスト信号を発生するテスト信号発生装置と、前
記テスト信号を入力とする少なくとも１つの入出力装置
と、前記入出力装置の出力信号を印加する、抵抗および
コンデンサで構成されＦＦＦＰと、前記ＬＦＰの出力を
記憶する第１の記憶装置と、前記第１の記憶装置の出力
信号と、前記テスト信号を比較する比較装置と、前記比
較装置の出力を記憶する第２の記憶装置を有し、前記第
１および第２の記憶装置の記憶タイミングは各々異なる
が、前記テスト信号とは同期しており、前記入出力装置
の入力信号も前記テスト信号と同期しており、前記第２
の記憶装置の出力を前記半導体基板上の装置全体のリセ
ット信号としている。
は、半導体基板上に、演算装置と、記憶装置と、前記演
算装置と記憶装置のデータ信号の各々の入出力時間に同
期したテスト信号を発生するテスト信号発生装置と、前
記テスト信号を入力とする少なくとも１つの入出力装置
と、前記入出力装置の出力信号を印加する、抵抗および
コンデンサで構成されＦＦＦＰと、前記ＬＦＰの出力を
記憶する第１の記憶装置と、前記第１の記憶装置の出力
信号と、前記テスト信号を比較する比較装置と、前記比
較装置の出力を記憶する第２の記憶装置を有し、前記第
１および第２の記憶装置の記憶タイミングは各々異なる
が、前記テスト信号とは同期しており、前記入出力装置
の入力信号も前記テスト信号と同期しており、前記第２
の記憶装置の出力を前記半導体基板上の装置全体のリセ
ット信号としている。
【０００９】
【作用】本発明は、ＣＰＵ動作電圧を決めている要因で
ある内部バスの転送遅れに注目したものである。例とし
て、図４にあるＣＰＵのバス転送遅れのデータを示す。
このグラフは縦軸にバス通過中のデータの伝達時間を示
している。横軸は電源電圧を示している。例えば、電源
電圧４Ｖ時に、ＣＰＵのデータを通過する伝達時間は、
約１２５ｎｓとなる。
ある内部バスの転送遅れに注目したものである。例とし
て、図４にあるＣＰＵのバス転送遅れのデータを示す。
このグラフは縦軸にバス通過中のデータの伝達時間を示
している。横軸は電源電圧を示している。例えば、電源
電圧４Ｖ時に、ＣＰＵのデータを通過する伝達時間は、
約１２５ｎｓとなる。
【００１０】グラフの特性が示す様に低電圧になるとバ
ス上のデータが遅れてくる。これをＣＰＵ動作上にする
と、ある出力からある入力にデータを送る時間が延びて
しまうことになり、予め決まっている転送時間内でのデ
ータ転送ができなくなることを示している。つまり、Ｃ
ＰＵは誤動作することになる。
ス上のデータが遅れてくる。これをＣＰＵ動作上にする
と、ある出力からある入力にデータを送る時間が延びて
しまうことになり、予め決まっている転送時間内でのデ
ータ転送ができなくなることを示している。つまり、Ｃ
ＰＵは誤動作することになる。
【００１１】本発明は、内部バスの転送遅れを等価的回
路で実現し、ある一定以上の転送遅れになった場合、Ｃ
ＰＵは誤動作を始めるので、その前にＣＰＵにリセット
をかけ、ＣＰＵの誤動作を防ぐようにしたものである。
路で実現し、ある一定以上の転送遅れになった場合、Ｃ
ＰＵは誤動作を始めるので、その前にＣＰＵにリセット
をかけ、ＣＰＵの誤動作を防ぐようにしたものである。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１は本発明の一実施例の半導体集積回路
の回路図、図２はその動作タイミングチャートである。
テスト信号発生装置４よりテスト信号５が出力される。
テスト信号５はＣＰＵのデータ転送タイミングに同期し
ているものとする。テスト信号５はエクスクルーシブ・
ＮＯＲである比較装置１１に入力され、また、入出力装
置１，６に入力される。入出力装置１はインバータ機
能、入出力装置２と６は入出力制御信号が高レベルの時
のみインバータとして動作し、入出力制御信号が低レベ
ルのときは出力は高インピーダンスになる。入出力装置
２の出力は入出力装置２に入力され、等価バス信号１７
のラインに供給され、また、入出力装置６の出力も同ラ
インに供給される。入出力装置６は入出力制御信号８で
制御され、入出力装置２は入出力制御信号８の反転信号
で制御される。このため、同ラインに供給される信号は
必ず単一となる。また、入出力装置２の出力はテスト信
号５と同相、入出力装置６の出力はテスト信号５と逆相
となる。等価抵抗１０と等価容量９はＣＰＵバスの最悪
限界を値とする。ここで、最悪限界とは製造時のバスの
実ＩＣ上の配線の細り、およびバスにつながるトランジ
スタの容量増大の上限、またバスをドライブするトラン
ジスタのゲインの最悪を考えた時の限界である。入出力
装置２または６から出力された信号は等価抵抗１０およ
び等価容量９で積分されるため図２に示す等価バス信号
１７のようになる。記憶装置７の入力タイミングＣＹ１
３はＣＰＵのデータ読み込み信号と同期しているものと
する。記憶装置７の出力（被比較信号１５）は比較装置
１１でテスト信号５と比較され、比較装置１１は両信号
１５、５が同相であるならば“１”、逆相であるならば
“０”の比較結果信号１６を出力する。その結果が記憶
装置１２にデータ転送タイミングの最終クロックＣＸ１
４でサンプリングされ、記憶装置１２の出力がＣＰＵリ
セット信号となっている。
の回路図、図２はその動作タイミングチャートである。
テスト信号発生装置４よりテスト信号５が出力される。
テスト信号５はＣＰＵのデータ転送タイミングに同期し
ているものとする。テスト信号５はエクスクルーシブ・
ＮＯＲである比較装置１１に入力され、また、入出力装
置１，６に入力される。入出力装置１はインバータ機
能、入出力装置２と６は入出力制御信号が高レベルの時
のみインバータとして動作し、入出力制御信号が低レベ
ルのときは出力は高インピーダンスになる。入出力装置
２の出力は入出力装置２に入力され、等価バス信号１７
のラインに供給され、また、入出力装置６の出力も同ラ
インに供給される。入出力装置６は入出力制御信号８で
制御され、入出力装置２は入出力制御信号８の反転信号
で制御される。このため、同ラインに供給される信号は
必ず単一となる。また、入出力装置２の出力はテスト信
号５と同相、入出力装置６の出力はテスト信号５と逆相
となる。等価抵抗１０と等価容量９はＣＰＵバスの最悪
限界を値とする。ここで、最悪限界とは製造時のバスの
実ＩＣ上の配線の細り、およびバスにつながるトランジ
スタの容量増大の上限、またバスをドライブするトラン
ジスタのゲインの最悪を考えた時の限界である。入出力
装置２または６から出力された信号は等価抵抗１０およ
び等価容量９で積分されるため図２に示す等価バス信号
１７のようになる。記憶装置７の入力タイミングＣＹ１
３はＣＰＵのデータ読み込み信号と同期しているものと
する。記憶装置７の出力（被比較信号１５）は比較装置
１１でテスト信号５と比較され、比較装置１１は両信号
１５、５が同相であるならば“１”、逆相であるならば
“０”の比較結果信号１６を出力する。その結果が記憶
装置１２にデータ転送タイミングの最終クロックＣＸ１
４でサンプリングされ、記憶装置１２の出力がＣＰＵリ
セット信号となっている。
【００１４】等価バス信号１７が正常に出力された場合
には、クロックＣＸ１４が出力された時点でテスト信号
５と被比較信号１５が逆相であるため記憶装置１２から
リセット信号ＲＥＳＥＴは出力されないが、等価バス信
号１７が遅れた場合、クロックＣＸ１４が出力された時
点でテスト信号５と被比較信号１５が同相となるため、
比較装置１１の出力１６が“１”となり、記憶装置１２
からリセット信号ＲＥＳＥＴが出力される。
には、クロックＣＸ１４が出力された時点でテスト信号
５と被比較信号１５が逆相であるため記憶装置１２から
リセット信号ＲＥＳＥＴは出力されないが、等価バス信
号１７が遅れた場合、クロックＣＸ１４が出力された時
点でテスト信号５と被比較信号１５が同相となるため、
比較装置１１の出力１６が“１”となり、記憶装置１２
からリセット信号ＲＥＳＥＴが出力される。
【００１５】図３は本発明の他の実施例の半導体集積回
路の回路図である。本実施例は図１の実施例の回路面積
を縮小するために、等価バスラインに接続される入出力
装置を１個にしたものである。動作は図１の図１の実施
例と同じである。
路の回路図である。本実施例は図１の実施例の回路面積
を縮小するために、等価バスラインに接続される入出力
装置を１個にしたものである。動作は図１の図１の実施
例と同じである。
【００１６】以上の回路によりＣＰＵ最低動作温度に添
ったりリセット信号発生器が可能になる。例えば、図４
を参考として考えると、３．５Ｖのときにバス遅延は約
２５０ｎｓとなると、図１の等価抵抗９を設定すれば、
バス遅延が２５０ｎｓ以上になったときリセットがかか
る。つまり、ＣＰＵが暴走する前にリセットがかかるた
め、ＣＰＵの暴走を止めることができる。
ったりリセット信号発生器が可能になる。例えば、図４
を参考として考えると、３．５Ｖのときにバス遅延は約
２５０ｎｓとなると、図１の等価抵抗９を設定すれば、
バス遅延が２５０ｎｓ以上になったときリセットがかか
る。つまり、ＣＰＵが暴走する前にリセットがかかるた
め、ＣＰＵの暴走を止めることができる。
【００１７】
【発明の効果】以上説明したように本発明は、内部バス
の転送遅れがある一定以上になったことを検出してＣＰ
Ｕにリセットをかけることにより、ＣＰＵの電源電圧や
温度の変動によるＣＰＵの暴走を回避できる効果があ
る。
の転送遅れがある一定以上になったことを検出してＣＰ
Ｕにリセットをかけることにより、ＣＰＵの電源電圧や
温度の変動によるＣＰＵの暴走を回避できる効果があ
る。
【図１】本発明の第１の実施例の半導体集積回路の回路
図である。
図である。
【図２】第１の実施例のタイミングチャートである。
【図３】本発明の第２の実施例の半導体集積回路の回路
図である。
図である。
【図４】ＣＰＵのバススピード特性を示す図である。
【図５】従来のリセット回路の回路図である。
【図６】図５のリセット回路の電圧特性図である。
【図７】従来のリセット回路とＣＰＵの動作電圧特性図
である。
である。
【図８】特開昭６２−２２８１６号に開示された１チッ
プマイクロコンピュータのブロック図である。
プマイクロコンピュータのブロック図である。
【図９】図８中のインバータ３１、第１，第２の電源電
圧検出回路３２，３３の詳細回路図である。
圧検出回路３２，３３の詳細回路図である。
【図１０】ＣＰＵ動作電圧と発振動作電圧を示すグラフ
である。
である。
１，２，６ 入出力装置 ４ テスト信号発生装置 ５ テスト信号 ７，１２ 記憶装置 ８ 入出力制御信号 ９ 等価容量 １０ 等価抵抗 １１ 比較装置 １３，１４ クロック信号 １５ 被比較信号 １６ 比較結果信号 １７ 等価バス信号 ＲＥＳＥＴ リセット信号
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年５月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (1)
- 【請求項１】 半導体基板上に、演算装置と、記憶装置
と、前記演算装置と記憶装置のデータ信号の各々の入出
力時間に同期したテスト信号を発生するテスト信号発生
装置と、前記テスト信号を入力とする少なくとも１つの
入出力装置と、前記入出力装置の出力信号を印加する、
抵抗およびコンデンサで構成されるＬＦＰと、前記ＬＦ
Ｐの出力を記憶する第１の記憶装置と、前記第１の記憶
装置の出力信号と前記タイミング信号を比較する比較装
置と、前記比較装置の出力を記憶する第２の記憶装置を
有し、前記第１および第２の記憶装置の記憶タイミング
は各々異なるが、前記テスト信号とは同期し、および前
記入出力装置の入力信号も前記テスト信号と同期してお
り、前記第２の記憶装置の出力を前記半導体基板上の装
置全体のリセット信号としている半導体集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5273685A JP2606100B2 (ja) | 1993-11-01 | 1993-11-01 | 半導体集積回路 |
| US08/330,795 US5489863A (en) | 1993-11-01 | 1994-10-28 | Reset circuit |
| KR1019940028486A KR0140026B1 (ko) | 1993-11-01 | 1994-11-01 | 리셋 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5273685A JP2606100B2 (ja) | 1993-11-01 | 1993-11-01 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07129423A true JPH07129423A (ja) | 1995-05-19 |
| JP2606100B2 JP2606100B2 (ja) | 1997-04-30 |
Family
ID=17531129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5273685A Expired - Fee Related JP2606100B2 (ja) | 1993-11-01 | 1993-11-01 | 半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5489863A (ja) |
| JP (1) | JP2606100B2 (ja) |
| KR (1) | KR0140026B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0798728B1 (en) * | 1996-03-29 | 2003-06-18 | STMicroelectronics S.r.l. | Power-on reset signal generating circuit |
| US6873926B1 (en) * | 2001-02-27 | 2005-03-29 | Cisco Technology, Inc. | Methods and apparatus for testing a clock signal |
| DE10336480B3 (de) * | 2003-08-08 | 2005-04-14 | Infineon Technologies Ag | Rücksetzgeneratorschaltung zur Erzeugung eines Rücksetzsignals |
| CN102073551B (zh) * | 2010-02-16 | 2014-03-12 | 威盛电子股份有限公司 | 可自我重置的微处理器及其方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3838357A (en) * | 1973-10-25 | 1974-09-24 | Honeywell Inf Systems | Apparatus for using start-up of a crystal oscillator to synchronize power turn-on in various portions of a system |
| US4035669A (en) * | 1974-12-25 | 1977-07-12 | Nippon Gakki Seizo Kabushiki Kaisha | Operation-delayed switching circuit |
| US4367423A (en) * | 1981-01-06 | 1983-01-04 | General Electric Company | Reset signal generator |
| DE3213345C2 (de) * | 1982-04-08 | 1984-11-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Datenübertragungseinrichtung zwischen zwei asynchron gesteuerten Datenverarbeitungssystemen |
| JPS60221816A (ja) * | 1984-04-19 | 1985-11-06 | Nippon Denso Co Ltd | １チツプマイクロコントロ−ラ |
| US4696019A (en) * | 1984-09-19 | 1987-09-22 | United Technologies Corporation | Multi-channel clock synchronizer |
| US4821287A (en) * | 1987-10-21 | 1989-04-11 | F. L. Jennings | Apparatus and method for detecting digital carrier synchronization problems |
| US5220673A (en) * | 1988-04-14 | 1993-06-15 | Zilog, Inc. | Device and method for programming critical hardware parameters |
| JPH07120225B2 (ja) * | 1988-04-15 | 1995-12-20 | 富士通株式会社 | 半導体回路装置 |
| US5159205A (en) * | 1990-10-24 | 1992-10-27 | Burr-Brown Corporation | Timing generator circuit including adjustable tapped delay line within phase lock loop to control timing of signals in the tapped delay line |
| US5377205A (en) * | 1993-04-15 | 1994-12-27 | The Boeing Company | Fault tolerant clock with synchronized reset |
-
1993
- 1993-11-01 JP JP5273685A patent/JP2606100B2/ja not_active Expired - Fee Related
-
1994
- 1994-10-28 US US08/330,795 patent/US5489863A/en not_active Expired - Lifetime
- 1994-11-01 KR KR1019940028486A patent/KR0140026B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0140026B1 (ko) | 1998-07-01 |
| US5489863A (en) | 1996-02-06 |
| KR950015033A (ko) | 1995-06-16 |
| JP2606100B2 (ja) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612642A (en) | Power-on reset circuit with hysteresis | |
| KR100528164B1 (ko) | 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법 | |
| US5801982A (en) | Temperature sensitive oscillator circuit | |
| US6424178B1 (en) | Method and system for controlling the duty cycle of a clock signal | |
| JP3650186B2 (ja) | 半導体装置および比較回路 | |
| US7675331B2 (en) | Power-up signal generating circuit and method for driving the same | |
| US7482856B2 (en) | VPP voltage generator for generating stable VPP voltage | |
| US7319361B2 (en) | Internal voltage generation circuit of a semiconductor device | |
| JP3488152B2 (ja) | 遅延同期ループの同期方法、遅延同期ループ及び該遅延同期ループを備えた半導体装置 | |
| US6392944B1 (en) | Semiconductor memory device capable of performing stable sensing operation even under low power supply voltage environment | |
| US5821787A (en) | Power-on reset circuit with well-defined reassertion voltage | |
| US6320457B1 (en) | High level voltage generator | |
| US6281723B1 (en) | Device and method for power-on/power-off checking of an integrated circuit | |
| US6023181A (en) | High speed unitransition input buffer | |
| JP3133673B2 (ja) | 基板電圧発生回路 | |
| JP2606100B2 (ja) | 半導体集積回路 | |
| US8112653B2 (en) | Apparatus and method of generating power-up signal of semiconductor memory apparatus | |
| US5602493A (en) | Bias circuit for an input terminal | |
| JP2927121B2 (ja) | 入力回路 | |
| JP4438535B2 (ja) | 電圧検出器 | |
| JPH10111739A (ja) | デジタル回路制御装置 | |
| KR101033489B1 (ko) | 반도체 메모리 장치의 파워 온 리셋 신호 생성 회로 | |
| KR0135676B1 (ko) | 전원 초기 안정화회로를 갖춘 메모리소자 | |
| JP2648040B2 (ja) | 基板電位供給回路 | |
| KR19990006009A (ko) | 반도체 메모리 소자의 파워업 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |