KR100360792B1 - 파워온리셋회로및이것을이용한제어장치 - Google Patents

Abstract

전원전압을 인가한 때에 일정한 전압치까지 콘덴서를 충전시키기까지의 사이 반도체장치를 초기상태로 설정하기 위한 리셋신호를 출력시키는 반도체장치에 내장된 파워온 리셋회로에 있어서, 각각 한쪽의 전극이 접지된 제 1의 콘덴서(C1) 및 제2의 콘덴서(C2)를 갖고, 제1의 콘덴서(C1)의 다른 쪽의 전극을 전원에 접속하는 제1의 스위치회로(S1)와, 제1의 콘덴서(C1)의 전원측의 전극을 제2의 콘덴서(C2)의 다른 쪽의 전극에 접속하는 제2의 스위치회로(S2)와, 이 제2콘텐서(C2)의 전압이 소정의 전압치가 된 때에 리셋해제용의 신호를 출력시키는 전압레벨판정회로(1)와, 전원전압이 저하한 때에 제2의 콘덴서(C2)의 전하를 방전시키기 위한 제2의 콘덴서(C2)와 전원사이에 직렬 접속된 제1의 저항(R1) 및 다이오드(D1)로 된 방전회로(2)로 구성된 것을 특징으로 하는 파워온 리셋회로.

Description

파워온 리셋회로 및 이것을 이용한 제어장치

본 발명은 반도체장치의 파워온 리셋(power on reset)회로의 구성에 관한 것이며, 더욱 상세하게는 1칩 마이크로컴퓨터 등의 제어장치를 초기상태로 설정하기위해 설치된 파워온 리셋회로의 회로구성에 관한 것이다.

종래에 음향장치나 영상장치 등에 사용되고 있는 1칩 마이크로컴퓨터 등의 제어장치에서는, 동작개시시에 전원전압을 최초로 인가한 때나 프로그램 동작 중에 정전이나 후술하는 노이즈(noise) 등으로 전원전압이 일시적으로 저하한 후, 재차 정상적인 전원전압으로 복귀한 때(이하 「순간단전」 이라 칭한다) 등에 제어장치의 내부상태가 불확정하게 되기 때문에, 제품장치가 오동작하거나 폭주하든가 하는 일이 있다.

이 문제를 방지하기 위해, 반도체장치에 외부부착시킨 CR시정수회로 또는 반도체장치에 내장한 파위온 리셋회로를 사용하여, 전원전압인가시에 일정시간 리셋신호를 출력시키므로서 제어장치의 내부상태를 일정한 상태로 초기 설정하도록 하고 있다.

제4도는 반도체장치에 내장된 종래의 파워온 리셋회로의 예를 나타내고, 제5도는 그 동작 파형을 나타낸다.

제4도 및 제5도에 기초하여 종래의 파워온 리셋회로(12)의 회로구성 및 동작에 대해 간단히 설명한다.

또한, 이하의 설명에서는, 전원전압의 전압치를 "H" (HIGH 레벨), 기준전위의 전압치를 "L" (LOW 레벨)로 약칭하여 설명한다.

전원전압(VDD)가 인가되지 않은 시간 t1 까지는, 각각 한쪽의 전극이 기준전위(GND)에 접속된 콘덴서 C1 및 C2의 전하는 방전상태로, 그 전압은 대략 기준전위 "L"로 되어 있다.

시간 t1 에서 전원전압이 인가되어 소정의 값으로 된 때, 콘덴서 C2의 전압은 전하보존의 법칙으로부터 기준전위의 "L"이 유지되고, 전압레벨판정 회로(1)의 RST 출력의 전압은 "H"로 되어 반도체장치의 내부회로를 리셋상태로 한다.

그후, 아날로그스위치 회로구성으로 형성된 스위치회로 S1과 S2의 제어입력 CK1과 CK2 및 그 반전입력 CK1B 와 CK2B가 타이밍회로로부터 제5도에 나타내는 바와 같이 교대로 입력되어 제어입력 CK1과 CK2가 각각 "H"인 때 대응하는 스위치회로(S1, S2)가 각각 도통한다.

따라서, CK1이 "H"이고 CK2가 "L"인 때는 스위치회로 S1만이 도통해서 콘덴서 C1이 전원전압으로 충전되고, CK1이 "L"이고 CK2가 "H"인 때에는 스위치회로 S2만이 도통해서 콘덴서 C1에 충전된 전하를 콘덴서 C2로 분배한다.

이 충전동작을 반복하므로서, 콘덴서 C2의 전압 VC2가 전원전압을 향해 서서히 상승하고, 충전동작 도중의 시간 t2에서 전압 VC2가 전압레벨판정회로(1)의 입력의 (논리)임계전압 V_T를 초과해서 변동한 때에, 전압레벨판정회로(1)의 출력전압이 반전해서 "L"이 되고, 리셋상태는 해체되어 통상의 동작이 가능한 상태로 된다.

이와 같은 동작에 의해 제4도에 나타내는 파위온 리셋회로(12)는, 반도체장치에 내장 가능한 회로구성이면서, 대용량의 콘덴서를 사용하는 일 없이 충분히 긴 리셋시간을 얻을 수 있는 회로로 되어 있다.

전원전압은 서지전압이 반도체장지의 외부로부터 인가되는 외래의 노이즈나, 내부회로가 일제히 동작하거나 대전류의 출력회로를 구동시킨 때의 반도체장치 내부에서 발생하는 자기노이즈 등에 의해, 제5도의 시간 t3에 나타내는 바와 같이 수10ms 이하의 순간단전이 일부회로에 생기는 일이 있다.

이와 같은 순간단전이 생긴 때, 파워온 리셋회로(12)는, 콘덴서 C2에 충전된 전압을 다이오드 D1을 거쳐 다이오드 D1의 순방향전압 VF까지는 순시로 방전하고, 그 후는 소자누전 등에 의해 기준전위까지 서서히 방전하도록 동작한다.

이때, 콘덴서 C2의 전압 VC2가 전압레벨판정회로(1)의 입력임계전압 VT를 일순간 하회해서, RST출력이 "H"로 되어 내부회로를 리셋상태로 하고 있었다.

이 때문에, 반도체장치 내부의 기억소자의 데이터를 유지하는 것이 가능한 전원전압이라도, 기억소자의 기억치가 초기상태로 리셋되어 버려 전원이 순간 단전되기 전의 상태로부터의 동작을 계속할 수 없다고 하는 문제가 있다.

여기서 본 발명은 이들 문제를 해결하고 전원투입시에는 확실히 리세신호를 출력시킴과 동시에, 소정의 순간 단전시간보다 짧은 시간의 전원순간 단전시에는 리셋신호를 출력시키지 않는 파워온 리셋회로를 제공하는 것을 목적으로 한다.

상기한 문제를 해결하기 위해 청구항 1에 기재된 파워온 리셋회로는, 전원전압을 인가한 때에 일정한 전압치까지 콘덴서를 충전시키기까지의 사이 반도체장치를 초기상태로 설정하기 위한 리셋신호를 출력시키는 반도체장치에 내장된 파위온 리셋회로에 있어서, 각각 한쪽의 전극이 접지된 제1의 콘덴서 및 제2의 콘덴서를 갖고 제1의 콘덴서의 다른 쪽의 전극을 전원에 접속하는 제1의 스위치회로와, 제1의 콘덴서의 전원측의 전극을 제2의 콘덴서의 다른 쪽의 전극에 접속하는 제2의 스위치회로와, 이 제2콘덴서의 전압이 소정의 전압치가 된 때에 리셋해제용의 신호를출력시키는 전압레벨판정회로와, 전원전압이 저하한 때에 제2의 콘덴서의 전하를 방전시키기 위해 제2의 콘덴서와 전원 사이에 직렬 접속된 제1의 저항 및 다이오드로 된 방전회로로 구성된 것을 특징으로 한다.

또, 청구항 2에 기재된 파워온 리셋회로는, 청구항 1에 기재된 파위온 리셋회로의 회로구성에 추가해서 전압레벨판정회로의 출력에 접속된 제2의 저항과 제3의 콘덴서로 된 적분회로와, 적분회로의 출력에 접속된 히스테리 시스특성을 갖는 출력회로와, 제2의 콘덴서와 제2의 스위치회로 사이에 접속된 제3의 저항으로 구성되어 있는 것을 특징으로 한다.

청구항 3에 기재된 제어장치는, 청구항 1 또는 2에 기재된 파워온 리셋회로를 1칩의 반도체장치에 내장한 것을 특징으로 한다.

본 발명과 같은 파워온 리셋회로의 구성을 취하므로서, 전원전압이 반도체장치 내부의 메모리 등의 데이터를 유지할 수 있는 전압으로 일시적으로 저하한 때나 전원전압선에 노이즈를 받은 때에, 내부회로를 리셋하는 신호가 불필요하게 출력되어 버리는 일이 없게 된다.

[실시예]

다음에 본 발명의 실시예를 제1도 제2도 및 제3도를 참조하여 상세히 설명한다.

또한, 본 명세서에서는 전체 도면을 통해 동일 또는 같은 회로요소에는 동일한 부호를 부여하며, 설명을 간략화하고 있다.

제1도는, 본 발명의 파워 리셋회로의 구성예를 나타낸다.

제1도의 파워온 리셋회로(10)는, 각각 한쪽의 전극이 기준전압입력에 접속된 콘덴서 C1 및 콘덴서 C1 보다 용량치가 큰 콘덴서 C2를 갖고, 콘덴서 C1의 다른 쪽의 전극을 전원전압에 접속하는 스위치회로 S1과, 콘덴서 C1의 전원측의 전극을 콘덴서 C2의 다른 쪽의 전극에 접속하는 스위치회로 S2와, 콘덴서 C2의 전압 VC2가 입력의 임계전압 VT를 초과해서 변동하면 출력상태를 반전하는 CMOS 인버터회로에 의한 전압레벨판정회로(1)과, 전원전압이 저하한 때에 콘덴서 C2의 전하를 전원으로 향해 방전시키기 위해 직렬 접속된 저항 R1과 다이오드 D1으로 된 방전회로(2)와, 전압레벨판정회로(1)의 출력에 접속된 저항 R2와 콘덴서 C3에 의한 적분회로(3)과, 적분회로(3)의 출력을 파형 성형하는 버퍼회로로서의 출력회로(4)로 구성되고, 각 스위치회로에는 스위치회로의 개폐를 제어하기 위한 제어입력(CK1, CK2)가 도시하지 않은 타이밍회로로부터 접속되고, RST출력은 도시하지 않은 1칩 마이크로컴퓨터의 CPU회로 등의 로직회로에 접속되어 있다.

각 콘덴서는 확산층과 배선층의 사이 또는 배선층간에 형성됨과 동시에, 저항 R1은 다결정실리콘(「폴리실리콘」이라고도 한다) 등에 의해 형성되어 기생다이오드가 구성되지 않도록 되어 있다.

스위치회로 S1 및 S2는, PMOS 및 NMOS소자에 의한 아날로그스위치회로를 종래와 마찬가지로 사용하고 있다.

또, 전압레벨판정회로(1)로서, NAND 회로나 NOR회로, 비교회로 등을 사용해도 된다.

또한, 리셋시간은, 콘덴서 C2의 유효면적을 콘덴서 C1의 유효면적의 수백배내지 수천배의 크기로 설정해서 용량비를 변경함과 동시에, 제어입력의 클록주파수를 변경하거나, 전압레벨판정회로(1)의 입력임계전암 VT를, 다이오드 D1의 순방향전압 VF 보다 높은 전압으로 임의로 변경하므로서 필요에 따라 설정할 수가 있다.

또, 콘덴서 C1은 대단히 적은 용량치라도 상관이 없기 때문에, 시간의 정밀도를 문제로 하지 않는 때에는 소자나 배선의 기생용량을 사용하도록 해서 콘덴서 C1을 생략해도 된다.

제2도는 제1도의 실시예에 있어서의 각부의 동작파형을 나타낸다.

제1도 및 제2도에 기초하여 본 발명의 파워온 리셋회로의 동작에 대해 설명한다.

종래와 마찬가지로 시간 t1에서 전원전압이 인가되어 전원전압이 소정의 값이 된 때, 콘덴서 C2의 전압은 전하보존의 법칙으로부터 "L", 전압레벨판정회로(1)의 RST출력의 전압은 "H"로 되어 반도체장치의 내부회로를 리셋상태로 한다.

그후, 스위치회로 S1과 S2의 제어입력 CK1과 CK2가 타이밍회로로부터 제2도에 나타내는 바와 같이 교대로 입력되어, CK1이 "H"로서 CK2가 "L"인 때에는 스위치회로 S1만이 도통하여 콘덴서 C1이 전원전압으로 충전되고, CK1 이 "L"로서 CK2가 "H"인 때에는 스위치회로 S2만이 도통하여 콘덴서 C1에 충전된 전하를 콘덴서 C2로 분배하도록 동작한다.

이와 같은 충전동작을 반복하므로서 콘덴서 C2의 전압 VC2가 전원전압으로 향하여 서서히 상승하고, 충전동작 도중의 시간 t2에서 전압 VC2가 전압레벨판정회로(1)의 입력임계전압 VT를 초과하면, 전압레벨판정회로(1)의 출력전압이 반전해서"L"이 되고, 적분회로(3)에 의해 다시 또 지연되어 리셋상태는 해제되고 통상의 동작이 가능한 상태가 된다.

또한, 통상의 동작이 가능하게 된 후에도 이 충전동작은 계속되고, 수초 후에는 콘덴서 C2의 충전전압은 대략 전원전압에 달하게 된다.

한편, 시간 t3으로 나타내는 바와 같이, 전술한 것과 같은 노이즈에 의해 전원전압이 수10ms 이하의 순간단전을 발생시키면, 콘덴서 C2에 충전된 전압은 저항 R1 및 다이오드 D1을 거처 다이오드 D1의 순방향전압 VF가 되기까지 일정한 시정수로 방전되고, 그후는 소자누전 등에 의해 기준전압까지 서서히 방전되려고 하지만, 단시간의 순간단전으로서는 콘덴서 C2의 전압 VC2는 전압레벨판정회로(1)의 입력임계전압 VT를 하회하지 않기 때문에 리셋출력 RST는 순간단전전의 값을 유지하여, 내부회로가 재차 리셋되는 일은 없다.

제3도는 본 발명의 파워온 리셋회로의 다른 구성예를 나타낸다.

스위치회로 S1은 전원전압만을 스위칭하면 되기 때문에 PMOS소자만으로 구성되며, 스위치회로 S2는 PMOS 및 NMOS트랜지스터에 의한 아날로그스위치 회로로 구성되고, 점선으로 나타내는 스위치회로(2)의 기생다이오드 D2에 의한 방전을 방지하기 위해 스위치(2)와 콘덴서 C2의 사이에 다결정실리콘으로 형성된 저항R3이 삽입되며, 적분회로(3)의 출력이 히스테리시스특성을 갖는 출력회로(5)에 접속되어 있는 것 이외는 제1도와 동일한 구성으로 되어있다.

또한, 스위치회로 S1에는 제어입력 CK1B가 접속되고, 스위치회로 S2에는 제어입력 CK2와 그 반전입력 CK2B가 도시하지 않은 타이밍회로로부터 접속되어있다.

따라서, 그 동작은 제1도의 경우와 대략 동일하지만, 적분회로(3)의 출력전압에 히스테리시스특성을 갖게 하고 있기 때문에 RST 출력이 단시간에 반복 출력되거나 하는 일이 없도록 되어 있다.

또한, 본 발명은 제1도 및 제3도의 회로에 한정되는 것은 아니고, 예를들면, 방전회로의 다이오드를 복수 개 직렬 접속하거나, 적분회로(3)를 생략하거나, 출력회로(5)에 RS래치회로를 사용하거나, 콘덴서 C2를 외부부착 시키거나 해도 된다.

또, 바람직하게는, 저항 R1 및 R3으로서 수10㏀ 내지 수㏁의 저항을 사용하고, 콘덴서 C1의 용량치를 수pF로 하고 콘덴서 C2의 음량치를 수백 pF 내지 수천pF의 용량치를 사용하여 수10ms 이하의 순간단전에는 응답하지 않도록 하는 것이 좋다.

본 발명의 파워온 리셋회로는, CMOS구성의 1칩 마이크로컴퓨터 등에 사용한 경우를 나타내고 있으나, 바이폴라 기술에 의한 반도체장치로도 같은 회로를 구성할 수가 있다.

이상과 같이, 본 발명의 파워온 리셋회로에 의하면, 전원전압이 반도체장치 내부의 메모리 등의 데이터를 유지할 수 있는 전압으로 일시적으로 저하한 때나 전원에 노이즈를 받은 때에, 내부회로를 리셋하는 신호가 불필요하게 출력되어 버리는 일이 없어지기 때문에, 전원이 순간 단전되기 전의 상태로부터의 동작을 계속할 수가 있다는 효과가 있다.

제1도는 본 발명의 제1의 실시형태를 나타내는 회로도.

제2도는 제1의 실시형태의 동작파형을 나타내는 설명도.

제3도는 본 발명의 다른 실시형태를 나타내는 회로도.

제4도는 종래예를 나타내는 회로도.

제5도는 제4도의 종래예의 동작파형을 나타내는 설명도.

* 도면의 주요 부분에 대한 부호의 설명

C1, C2, C3. 콘덴서, S1, S2. 스위치회로

RST. 리셋신호, R1, R2, R3. 저항

D1 다이오드, 1. 전압레벨판정회로

2. 방전회로, 3. 적분회로

4. 출력회로

Claims (3)

1. 전원전압을 인가한 때에, 일정한 전압치까지 콘덴서를 충전시키기까지의 사이, 반도체장치를 초기상태로 설정하기 위한 리셋신신호를 출력시키는 반도체장치에 내장된 파워온 리셋회로에 있어서,

   각각 한쪽의 전극이 접지된 제1의 콘덴서 및 제2의 콘덴서를 갖고, 상기 제1의 콘덴서의 다른 쪽의 전극을 전원에 접속하는 제1의 스위치회로와, 상기 제1의 콘덴서의 전원측의 전극을 상기 제2의 콘덴서의 다른 쪽의 전극에 접속하는 제2의 스위치회로와, 상기 제2콘텐서의 전압이 소정의 전압치가 된 때에 리셋해제용의 신호를 출력시키는 전압레벨판정회로와, 전원전압이 저하한 때에 상기 제2의 콘덴서의 전하를 방전시키기 위한 제2의 콘덴서와 전원 사이에 직렬 접속된 제1의 저항 및 다이오드로 된 발전회로로 구성된 것을 특징으로 하는 파워온 리셋회로.
2. 제1항에 있어서,

   상기 전압레벨판정회로의 출력에 접속된 제2의 저항과 제3의 콘덴서로 된 적분회로와, 상기 적분회로의 출력에 접속된 히스테리시스 특성을 갖는 출력회로와, 상기 제2의 콘덴서와 제2의 스위치회로 사이에 접속된 제3의 저항으로 구성되어 있는 것을 특징으로 하는 파워온 리셋회로.
3. 제1항 또는 제2항에 기재된 파워온 리셋회로를 1칩의 반도체장치에 내장한것을 특징으로 하는 제어장치.