CN109495107B - 一种分频方法、移位寄存器及片上系统 - Google Patents

Abstract

本发明实施例提出一种分频方法、移位寄存器及片上系统，涉及分频技术领域。该分频方法包括：获取初始序列、移位参数值以及参考时钟信号；根据移位参数值和参考时钟信号对初始序列进行移位处理，得到分频时钟信号。该分频方法既能实现小数分频，还能实现整数分频，且该方法简单易实施。

Description

一种分频方法、移位寄存器及片上系统

技术领域

本发明涉及分频技术领域，具体而言，涉及一种分频方法、移位寄存器及片上系统。

背景技术

在数字逻辑电路设计中，分频器是一种基本电路，其用于对某个给定频率进行分频，以得到所需的频率，整数分频器的实现非常简单，但是在某些场合，时钟源与所需的频率不成整数倍关系，此时则需要小数分频器进行分频。

目前，最常用的实现小数分频的方法是先产生一系列频率相同、相位差固定的时钟信号，再使用数字逻辑电路通过循环往复的时钟选择产生最终的时钟信号。但是现有的小数分频的算法复杂，且由于其形成电路复杂，占用的芯片面积和功耗也比较大。

发明内容

本发明的目的在于提供一种分频方法、移位寄存器及片上系统，该分频方法既能实现小数分频，还能实现整数分频，且该方法简单易实施。

为了实现上述目的，本发明实施例采用的技术方案如下：

第一方面，本发明实施例提供了一种分频方法，该方法包括：获取初始序列、移位参数值以及参考时钟信号；根据移位参数值和参考时钟信号对初始序列进行移位处理，得到分频时钟信号。

第二方面，本发明实施例还提供了一种移位寄存器，该移位寄存器包括多个D触发器和多个开关；多个D触发器用于接收初始序列，初始序列包括多个序列值，多个序列值与多个D触发器一一对应；多个D触发器还用于接收相同的参考时钟信号；多个开关用于依据接收的移位参数值从多个D触发器中确定多个移位D触发器，并控制多个移位D触发器依次首尾电连接；多个移位D触发器用于对与多个移位D触发器对应的序列值进行移位处理，得到分频时钟信号。

第三方面，本发明实施例还提供了一种片上系统，包括移位寄存器，该移位寄存器包括多个D触发器和多个开关；多个D触发器用于接收初始序列，初始序列包括多个序列值，多个序列值与多个D触发器一一对应；多个D触发器还用于接收相同的参考时钟信号；多个开关用于依据接收的移位参数值从多个D触发器中确定多个移位D触发器，并控制多个移位D触发器依次首尾电连接；多个移位D触发器用于对与多个移位D触发器对应的序列值进行移位处理，得到分频时钟信号。

本发明实施例提供的一种分频方法、移位寄存器及片上系统，通过获取初始序列、移位参数值以及参考时钟信号，移位寄存器根据移位参数值和参考时钟信号对初始序列进行移位处理，得到分频时钟信号。通过不同的初始序列和移位参数值可以得到不同频率和占空比的小数分频时钟信号和整数分频时钟信号，且不需要做加法计数就可实现小数分频，可见该方法简单易实施。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了本发明实施例提供的移位寄存器的结构框图；

图2示出了本发明实施例提供的移位寄存器的电路示意图；

图3示出了本发明实施例提供的形成4分频的原理分析图；

图4示出了本发明实施例提供的分频方法的流程示意图；

图5示出了本发明实施例提供的形成4分频的波形图。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

如图1-2所示，为本发明实施例所提供的移位寄存器U的示意图，该移位寄存器U包括多个D触发器和多个开关K；多个D触发器用于接收初始序列，初始序列包括多个序列值，多个序列值与多个D触发器一一对应；多个D触发器还用于接收相同的参考时钟信号；多个开关K用于依据接收的移位参数值从多个D触发器中确定多个移位D触发器，并控制多个移位D触发器依次首尾电连接；多个移位D触发器用于对与多个移位D触发器对应的序列值进行移位处理，得到分频时钟信号。其中，移位寄存器U与数据选择器电连接，初始序列通过数据选择器输入至多个D触发器中。

可以理解，若D触发器的个数为4个，那么初始序列的序列值也为4个，4个序列值分别设置在4个D触发器中。例如，初始序列为0111，4个D触发器对应为D触发器M0、D触发器M1、D触发器M2及D触发器M3，则将初始序列中的序列值从右从左依次设置在D触发器M0、D触发器M1、D触发器M2及D触发器M3中，如将初始序列中的序列值0设置在D触发器M3中、将初始序列中的序列值1设置在D触发器M2中、将初始序列中的序列值1设置在D触发器M1中、将初始序列中的序列值1设置在D触发器M0中。

其中，D触发器的个数与移位寄存器U的位宽相关，若移位寄存器U的位宽为4比特，那么D触发器的个数则对应为4个。

若移位寄存器U的位宽为w比特，多个D触发器的数量为w个，且D触发器从0开始计数，那么移位参数值的取值范围为大于等于1且小于等于移位寄存器U的位宽减1，即1≤p≤w-1，其中，p表示移位参数值，w表示移位寄存器U的位宽；且初始序列的取值为0＜M＜2^w-1，其中，M表示初始序列，w表示移位寄存器U的位宽。

可以理解，若移位寄存器U的位宽为4比特，多个D触发器的数量为4个，那么移位参数值的取值范围为1≤p≤3，初始序列的取值为0＜M＜15，将初始序列的取值由十进制转换为二进制表示则为0000＜M＜1111。

其中，通过该移位寄存器U可以得到范围从

任意频率的分频时钟信号，f表示参考时钟信号的频率，总共有

种频率(含重复的频率)，w/2和p/2的取值为：

可以理解，当移位寄存器U的位宽w以及移位参数值p为偶数时，直接除以2进行取值；若移位寄存器U的位宽w以及移位参数值p为奇数时，需要将移位寄存器U的位宽w以及移位参数值p先减1，再除以2进行取值。

例如，若移位寄存器U的位宽w为8比特，剔除重复频率，那么通过该移位寄存器U可以得到11种频率，具体为：

在本实施例中，多个开关K的数量与多个D触发器的数量相同，多个开关K根据移位参数值将控制数量与移位参数值对应的多个移位D触发器依次首位电连接，而多个D触发器中剩余的D触发器将不会通过开关K进行电连接。可以理解，若多个D触发器的数量为5个且从0开始计数，对应为D触发器M0、D触发器M1、D触发器M2、D触发器M3及D触发器M4，对应的多个开关K的个数为4个，移位参数值的取值为2，那么移位D触发器的个数为3个，对应D触发器M0、D触发器M1、D触发器M2为移位D触发器，4个开关K中的3个开关K将控制D触发器M0、D触发器M1、D触发器M2依次首尾电连接，且为非移位D触发器的D触发器M3和D触发器M4在开关K的控制下均与D触发器M0、D触发器M1及D触发器M2断开连接，使得D触发器M0、D触发器M1、D触发器M2中的序列值可以进行循环移动，而D触发器M3和D触发器M4中的序列值将不会进行移动。

在本实施例中，每个D触发器接收参考时钟信号是以参考时钟信号为基准，对参考时钟信号进行分频处理，得到参考时钟信号对应的分频时钟信号。

在本实施例中，每个D触发器均包括时钟端、输入端和输出端，每个D触发器的时钟端均电连接，多个移位D触发器的输入端和输出端通过多个开关K依次首尾电连接。

每个D触发器的时钟端均用于接收参考时钟信号；多个移位D触发器用于通过依次首尾电连接的输入端和输出端对与多个移位D触发器对应的序列值进行移位处理，以得到分频时钟信号。

可以理解，若多个D触发器的数量为5个且从0开始计数，对应为D触发器M0、D触发器M1、D触发器M2、D触发器M3及D触发器M4，多个开关K的个数为4个，对应为第一开关、第二开关及第三开关及第四开关，移位参数值的取值为2，那么D触发器M0、D触发器M1、D触发器M2为移位D触发器，D触发器M3和D触发器M4为非移位D触发器，第一开关根据移位参数值将控制D触发器M0的输入端与D触发器M1的输出端电连接，第二开关根据移位参数值将控制D触发器M1的输入端与D触发器M2的输出端电连接，第三开关根据移位参数值将控制D触发器M2的输入端与D触发器M0的输出端电连接，第四开关和第三开关根据移位参数值将控制D触发器M3和D触发器M4的输出端与D触发器M0、D触发器M1及D触发器M2均断开电连接。

在本实施例中，每个开关K均包括第一触点、第二触点和弹片，在移位寄存器U未接收到移位参数值时，弹片的一端与一个D触发器的输入端电连接，第一触点的一端与多个D触发器中的首个D触发器的输出端和最后一个D触发器的输入端均电连接，第二触点的一端与跟弹片的一端电连接的D触发器的相邻且靠近最后一个D触发器方向的D触发器的输出端电连接。

在移位寄存器U接收到移位参数值时，弹片的一端与最后一个移位D触发器电连接的开关K将根据移位参数值使得其弹片的另一端与第一触点电连接，弹片的一端与非最后一个移位D触发器电连接的开关将根据移位参数值使得其弹片的另一端与第二触点电连接。

可以理解，多个D触发器的个数为5个且从0开始计数，对应为D触发器M0、D触发器M1、D触发器M2、D触发器M3及D触发器M4，多个开关K的个数为4个，对应为第一开关、第二开关、第三开关及第四开关，移位参数值的取值为2，那么D触发器M0、D触发器M1、D触发器M2为移位D触发器，D触发器M3和D触发器M4为非移位D触发器，第一开关的弹片的一端与D触发器M0的输入端电连接，第一开关的弹片的另一端与第一开关的第二触点的另一端电连接，第一开关的第二触点的另一端与D触发器M1的输出端电连接，第二开关的弹片的一端与D触发器M1的输入端电连接，第二开关的弹片的另一端与第二开关的第二触点的另一端电连接，第二开关的第二触点的一端与D触发器M2的输出端电连接，第三开关的弹片的一端与D触发器M2的输入端电连接，第三开关的弹片的另一端与第三开关的第一触点的另一端电连接，第三开关的第一触点的一端与D触发器M0的输出端和D触发器M4的输入端均电连接，第三开关的第二触点的一端与D触发器M3的输出端电连接，第四开关的弹片的一端与D触发器M3的输入端电连接，第四开关的第二触点的一端与D触发器M4的输出端电连接，第一开关的第一触点、第二开关的第一触点、第四开关的第一触点的一端均与D触发器M0的输出端和D触发器M4的输入端均电连接。

在本实施例中，在多个移位D触发器中的首个移位D触发器每次输出对应的序列值后，每个移位D触发器将对应的序列值通过移位D触发器的输出端输出至与输出端电连接的输入端。

可以理解，若多个移位D触发器的个数为4个，如图3所示，对应为移位D触发器M0、移位D触发器M1、移位D触发器M2及移位D触发器M3，且移位D触发器M0中的序列值为1，移位D触发器M1中的序列值为1，移位D触发器M2中的序列值为1，移位D触发器M2中的序列值为0，其中，移位D触发器M0为首个移位D触发器，在移位D触发器M0的输出端输出序列值1后，移位D触发器M0中的序列值1将输出至移位D触发器M3中，且移位D触发器M0将接收移位D触发器M1输出的序列值1，移位D触发器M1将接收移位D触发器M2输出的序列值1，移位D触发器M2将接收移位D触发器M3输出的序列值0，即此时移位D触发器M0中的序列值对应为1，移位D触发器M1中的序列值对应为1，移位D触发器M2中的序列值对应为0，移位D触发器M3中的序列值为1，当移位D触发器M0输出序列值后按照上述方式进行移位处理，则能生成分频时钟信号。

如图4所示，为本发明实施例中提供的一种分频方法的流程示意图，该分频方法应用于上述的移位寄存器U，应说明的是，本发明所述的分频方法并不以图4以及以下所述的具体顺序为限制。应当理解，在其它实施例中，本发明所述的分频方法其中部分步骤的顺序可以根据实际需要相互交换，或者其中的部分步骤也可以省略或删除。下面将对图4所示的具体流程进行详细阐述。请参阅图4，本实施例描述的是移位寄存器U的处理流程，所述方法包括：

步骤S1，获取初始序列、移位参数值以及参考时钟信。

在本实施例中，初始序列和移位参数值根据分频时钟信号的占空比和参考时钟信号与分频时钟信号的分频比得到。

可以理解，若需要占空比为75％，分频比为4的分频时钟信号，若移位寄存器U的位宽为4比特，那么工作人员则能得出初始序列为0111，若D触发器从0开始计数，移位参数值则为3；若D触发器从1开始计时，移位参数值则为4，即所有的D触发器均为移位D触发器。其中，分频比可以为参考时钟信号的频率与分频时钟信号的频率的比值。

步骤S2，根据移位参数值和参考时钟信号对初始序列进行移位处理，得到分频时钟信号。

在本实施例中，在每次输出初始序列中的输出位置的序列值后，将移位参数值对应的目标位置的目标序列值以及目标位置与输出位置之间的所有序列值向靠近输出位置的方向依次移动一位，并将输出位置的序列值移动至目标位置，得到新序列，并将所述新序列作为下一次移位的初始序列，根据输出位置输出的序列值得到分频时钟信号。

可以理解，初始序列中的输出位置的序列值即设置在首个移位D触发器中的序列值，若初始序列为1001，在D触发器从0开始计数时，若移位参数值为2，那么输出位置的序列值对应为初始序列中右边第一个序列值1，目标位置的目标序列值对应为初始序列中右边第三个序列值0，在首个移位D触发器中的序列值输出后，即初始序列中右边第一个序列值1输出后，将初始序列中右边第二个序列值0和右边第三个序列值0向输出位置方向依次移动一位，即将初始序列中右边第一位和右边第二位序列值01更换为00，然后将右边第一位序列值1移动至右边目标位置，即将右边第三位序列值0更换为1，即得到新序列1100，并将新序列1100作为初始序列再对1100的右边前三个序列值进行移位处理，重复执行上述步骤，则可以得到分频时钟信号。

请参照图5，为移位寄存器U根据上述方法得到的分频时钟信号，其中初始序列设置为0111，在D触发器从0开始计数时，移位参数值设置为3，得到占空比为75％，分频比为4的分频时钟信号。可以理解，在参考时钟信号第一个周期内，初始序列为0111，对应输出初始序列中的输出位置的序列值1；在参考时钟信号第二周期内，经过移位处理后初始序列为1011，对应输出初始序列中的输出位置的序列值1；在参考时钟信号第三周期内，经过移位处理后初始序列为1101，对应输出初始序列中的输出位置的序列值1；在参考时钟信号第四周期内，经过移位处理后初始序列为1110，对应输出初始序列中的输出位置的序列值0；在参考时钟信号第五周期内，经过移位处理后初始序列为0111，对应输出初始序列中的输出位置的序列值1；可见，此次输出的序列值1为分频时钟信号第二周期内的内容，前面四次输出的内容即为分频时钟信号一个周期的内容，即参考时钟信号输出4个脉冲数，对应分频时钟信号输出1个脉冲数，且分频时钟信号的高电平时长为参考时钟信号的三个周期时长之和，故分频时钟信号的占空比为75％，且为参考时钟信号的4分频。

进一步地，在本实施例中，当移位参数值固定时，若获取的初始序列不同，则得到同一频率不同占空比的分频时钟信号。

可以理解，若移位寄存器U的位宽为4比特，那么多个D触发器的个数也对应为4个，若多个D触发器从0开始计数，当移位参数值为3时，若初始序列为0111，则会得到占空比为75％，分频比为4的分频时钟信号；若初始序列为0011，则会得到占空比为50％，分频比为4的分频时钟信号；若初始序列为0001，则会得到占空比为25％，分频比为4的分频时钟信号。可见，在移位参数值固定不变的情况下，移位寄存器U获取的初始序列中的序列值不同时，可以得到频率相同，但占空比不同的分频时钟信号。

进一步地，在本实施例中，当获取的初始序列及移位参数值不同时，则得到不同频率和不同占空比的分频时钟信号。

可以理解，若移位寄存器U的位宽为3比特，那么多个D触发器的个数也对应为3个，若多个D触发器从0开始计数，当移位参数值为2时，若初始序列为011，则会得到占空比为66.7％，分频比为3的分频时钟信号；若移位寄存器U的位宽为4比特，那么多个D触发器的个数也对应为4个，若多个D触发器从0开始计数，当移位参数值为3时，若初始序列为0111，则会得到占空比为75％，分频比为4的分频时钟信号。可见，在移位寄存器U获取的初始序列中的序列值不同且移位参数值不同时，可以得到频率不同，占空比也不同的分频时钟信号，且不仅能得到整数分频时钟信号还能得到小数分频时钟信号。

在本实施例中，分频时钟信号的占空比的范围课可以根据移位参数值得到，具体表达方式为：

在本实施例中，上述的移位寄存器U可以应用在片上系统上，该片上系统可以是，但不限于现场可编程逻辑门阵列(Field－Programmable Gate Array，FPGA)或专用集成电路(Application Specific Integrated Circuit，ASIC)等。

综上所述，本发明实施例提供的分频方法、移位寄存器及片上系统，通过获取初始序列、移位参数值以及参考时钟信号，移位寄存器根据移位参数值和参考时钟信号对初始序列进行移位处理，得到分频时钟信号。通过不同的初始序列和移位参数值可以得到不同频率和占空比的小数分频时钟信号和整数分频时钟信号，且不需要做加法计数就可实现小数分频，可见该方法简单易实施，同时由于通过移位寄存器输出序列值，使得分频时钟信号没有任何毛刺。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

Claims (8)

1.一种分频方法，其特征在于，所述方法包括：

获取初始序列、移位参数值以及参考时钟信号，所述移位参数值用于确定所述初始序列中需要移位处理的位；

根据所述移位参数值和所述参考时钟信号对所述初始序列进行移位处理，得到分频时钟信号，包括：在每次输出所述初始序列中的输出位置的序列值后，将所述移位参数值对应的目标位置的目标序列值以及所述目标位置与所述输出位置之间的所有序列值向靠近所述输出位置的方向依次移动一位，并将所述输出位置的序列值移动至所述目标位置，得到新序列，并将所述新序列作为下一次移位的所述初始序列，根据所述输出位置输出的所述序列值得到所述分频时钟信号。

2.如权利要求1所述的分频方法，其特征在于，所述根据移位参数值和所述参考时钟信号对所述初始序列进行移位处理，得到所述分频时钟信号的步骤包括：

当所述移位参数值固定时，若获取的所述初始序列不同，则得到同一频率不同占空比的所述分频时钟信号。

3.如权利要求1所述的分频方法，其特征在于，所述根据移位参数值和所述参考时钟信号对所述初始序列进行移位处理，得到所述分频时钟信号的步骤包括：

当获取的所述初始序列及所述移位参数值不同时，则得到不同频率和不同占空比的所述分频时钟信号。

4.如权利要求1所述的分频方法，其特征在于，所述初始序列和所述移位参数值根据所述分频时钟信号的占空比和所述参考时钟信号与所述分频时钟信号的分频比得到。

5.一种移位寄存器，其特征在于，所述移位寄存器包括多个D触发器和多个开关；

所述多个D触发器用于接收初始序列，所述初始序列包括多个序列值，所述多个序列值与所述多个D触发器一一对应；每个D触发器均包括时钟端、输入端和输出端，所述每个D触发器的时钟端均电连接，多个移位D触发器的输入端和输出端通过所述多个开关依次首尾电连接；

所述多个D触发器还用于接收相同的参考时钟信号；所述每个D触发器的时钟端均用于接收所述参考时钟信号；

所述多个开关用于依据接收的移位参数值从所述多个D触发器中确定多个移位D触发器，并控制所述多个移位D触发器依次首尾电连接；

所述多个移位D触发器用于通过依次首尾电连接的输入端和输出端对与所述多个移位D触发器对应的序列值进行移位处理，以得到分频时钟信号。

6.如权利要求5所述的移位寄存器，其特征在于，在所述多个移位D触发器中的首个移位D触发器每次输出对应的序列值后，每个移位D触发器将对应的序列值通过所述移位D触发器的输出端输出至与所述输出端电连接的输入端。

7.如权利要求5所述的移位寄存器，其特征在于，所述初始序列和所述移位参数值根据所述分频时钟信号的占空比和所述参考时钟信号与所述分频时钟信号的分频比得到。

8.一种片上系统，其特征在于，包括权利要求5-7任意一项所述的移位寄存器。

Images