JP2634092B2 - 回路の評価方法および評価装置 - Google Patents
回路の評価方法および評価装置Info
- Publication number
- JP2634092B2 JP2634092B2 JP3008864A JP886491A JP2634092B2 JP 2634092 B2 JP2634092 B2 JP 2634092B2 JP 3008864 A JP3008864 A JP 3008864A JP 886491 A JP886491 A JP 886491A JP 2634092 B2 JP2634092 B2 JP 2634092B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- evaluation
- signal
- output
- periodic signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えばデータラッチ・
フリップフロップ回路等の回路の高速動作を評価する方
法ならびに装置に関するものである。
フリップフロップ回路等の回路の高速動作を評価する方
法ならびに装置に関するものである。
【０００２】
【従来の技術】従来のこの種の装置は、一般に雑音に近
い無秩序な信号系列（ＰＮ）を発生するパルス発生器
（ＰＮパルス発生器）を用いて図５に示す様な構成例で
評価されていた。以下、図５を用いて従来の技術を詳細
に説明する。
い無秩序な信号系列（ＰＮ）を発生するパルス発生器
（ＰＮパルス発生器）を用いて図５に示す様な構成例で
評価されていた。以下、図５を用いて従来の技術を詳細
に説明する。
【０００３】図５において、１はＰＮパルス発生器、２
はデータラッチ・フリップフロップ（ＤＦＦ）、３ａ，
３ｂは移相器、４ａ，４ｂは信号分岐装置、５はサンプ
リングスコープを示している。データラッチ・フリップ
フロップ（ＤＦＦ）２は、データ入力端子Ｄとクロック
入力端子Ｃと真信号またはその補信号の出力端子Ｑ，−
Ｑを有し、入力クロック信号に同期して、入力データを
当該入力クロック信号の前半の半周期で取り込み、後半
の半周期で真信号またはその補信号を出力する被評価回
路である。ＰＮパルス発生器１のＰＮパルス出力は、移
相器３ａを通し、信号分岐装置４ａにより分岐して、デ
ータラッチ・フリップフロップ２のデータ入力端子Ｄと
サンプリングスコープ５の一つの入力端子に接続されて
いる。一方、ＰＮパルス発生器１のクロック出力は、移
相器３ｂを通し、信号分岐装置４ｂにより分岐して、デ
ータラッチ・フリップフロップ２のクロック信号入力端
子Ｃとサンプリングスコープ５の別な入力端子に接続さ
れている。また、データラッチ・フリップフロップ２の
信号出力端子Ｑは、サンプリングスコープ５のさらに別
な入力端子に接続されている。なお、移相器３ａ，３ｂ
は、測定において、ＰＮパルス出力とクロック出力の位
相関係を設定あるいは調整するためのものである。
はデータラッチ・フリップフロップ（ＤＦＦ）、３ａ，
３ｂは移相器、４ａ，４ｂは信号分岐装置、５はサンプ
リングスコープを示している。データラッチ・フリップ
フロップ（ＤＦＦ）２は、データ入力端子Ｄとクロック
入力端子Ｃと真信号またはその補信号の出力端子Ｑ，−
Ｑを有し、入力クロック信号に同期して、入力データを
当該入力クロック信号の前半の半周期で取り込み、後半
の半周期で真信号またはその補信号を出力する被評価回
路である。ＰＮパルス発生器１のＰＮパルス出力は、移
相器３ａを通し、信号分岐装置４ａにより分岐して、デ
ータラッチ・フリップフロップ２のデータ入力端子Ｄと
サンプリングスコープ５の一つの入力端子に接続されて
いる。一方、ＰＮパルス発生器１のクロック出力は、移
相器３ｂを通し、信号分岐装置４ｂにより分岐して、デ
ータラッチ・フリップフロップ２のクロック信号入力端
子Ｃとサンプリングスコープ５の別な入力端子に接続さ
れている。また、データラッチ・フリップフロップ２の
信号出力端子Ｑは、サンプリングスコープ５のさらに別
な入力端子に接続されている。なお、移相器３ａ，３ｂ
は、測定において、ＰＮパルス出力とクロック出力の位
相関係を設定あるいは調整するためのものである。
【０００４】従来は、このようにＰＮパルス発生器１の
ＰＮパルス出力，クロック出力とデータラッチ・フリッ
プフロップ２の出力信号をサンプリングスコープ５に接
続したり、あるいはサンプリングスコープに代えてデー
タ誤り検出器に接続したりして、被評価回路が正しく動
作するか否かを観測あるいは測定し、評価していた。
ＰＮパルス出力，クロック出力とデータラッチ・フリッ
プフロップ２の出力信号をサンプリングスコープ５に接
続したり、あるいはサンプリングスコープに代えてデー
タ誤り検出器に接続したりして、被評価回路が正しく動
作するか否かを観測あるいは測定し、評価していた。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の技術による評価システム構成では、評価可能な最高
のクロック周波数がＰＮパルス発生器１のパルス発生可
能速度で決定される。このため、ＰＮパルス発生器１に
使用されている回路よりも高速な動作が可能な新しい回
路では、その動作限界を評価することが不可能であっ
た。
来の技術による評価システム構成では、評価可能な最高
のクロック周波数がＰＮパルス発生器１のパルス発生可
能速度で決定される。このため、ＰＮパルス発生器１に
使用されている回路よりも高速な動作が可能な新しい回
路では、その動作限界を評価することが不可能であっ
た。
【０００６】本発明は、上記問題点を解決するためにな
されたものであり、その目的は、例えばデータラッチ・
フリップフロップ回路等の回路の高速動作評価におい
て、評価可能な周波数の上限を高くできるようにする回
路の評価方法および評価装置を提供することにある。
されたものであり、その目的は、例えばデータラッチ・
フリップフロップ回路等の回路の高速動作評価におい
て、評価可能な周波数の上限を高くできるようにする回
路の評価方法および評価装置を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の回路の評価方法においては、少なくとも２
つの入力端子を有する被評価回路の該入力端子のそれぞ
れに一定の比率で周波数の異なる正弦波の周期信号を入
力し、前記被評価回路の出力波形を直接観測して、前記
入力された２つの正弦波の周期信号の位相差と周波数の
比率で決まる固有の出力パターンが得られるか否かによ
り回路動作を評価することを特徴としている。
め、本発明の回路の評価方法においては、少なくとも２
つの入力端子を有する被評価回路の該入力端子のそれぞ
れに一定の比率で周波数の異なる正弦波の周期信号を入
力し、前記被評価回路の出力波形を直接観測して、前記
入力された２つの正弦波の周期信号の位相差と周波数の
比率で決まる固有の出力パターンが得られるか否かによ
り回路動作を評価することを特徴としている。
【０００８】また、同じく本発明の回路の評価装置にお
いては、少なくとも２つの入力端子を有する被評価回路
の動作を評価する評価装置であって、第１の正弦波の周
期信号を発生する第１の標準発振器と、該第１の正弦波
の周期信号の周波数を一定比率倍した周波数の第２の正
弦波の周期信号を発生する第２の標準発振器と、前記第
１の標準発振器または前記第２の標準発振器の正弦波の
周期信号の位相を変化できる手段とを具備し、前記第１
の標準発振器および前記第２の標準発振器の各正弦波の
周期信号を前記被評価回路入力端子のそれぞれに接続
し、該被評価回路の出力端子に出力波形を観測する測定
手段を接続することを特徴としている。
いては、少なくとも２つの入力端子を有する被評価回路
の動作を評価する評価装置であって、第１の正弦波の周
期信号を発生する第１の標準発振器と、該第１の正弦波
の周期信号の周波数を一定比率倍した周波数の第２の正
弦波の周期信号を発生する第２の標準発振器と、前記第
１の標準発振器または前記第２の標準発振器の正弦波の
周期信号の位相を変化できる手段とを具備し、前記第１
の標準発振器および前記第２の標準発振器の各正弦波の
周期信号を前記被評価回路入力端子のそれぞれに接続
し、該被評価回路の出力端子に出力波形を観測する測定
手段を接続することを特徴としている。
【０００９】
【作用】本発明の回路の評価方法および評価装置では、
一般的にＰＮパルス発生器よりも高い周波数の正弦波の
周期信号を発生可能な一般装置である二台の標準発振器
を用いて、一定比率で周波数の異なる正弦波の周期信号
を発生させ、これらを被評価回路の別々の入力端子に入
力して、２つの正弦波の周期信号の周波数の比率と位相
関係で決まる固有の出力パターンを利用して評価するこ
とにより、これまでよりも高周波領域まで評価可能にす
るとともに、実際の回路動作に合致した評価結果が得ら
れるようにする。また、被評価回路の出力波形にその入
力パターンに対応する結果が得られるか否かを評価エラ
ーの原因となり得る測定回路を介することなく直接観測
して被評価回路そのものの回路動作を評価可能にする。
なお、上記の一定比率を２．５倍とした場合には、回路
動作にとって最も苛酷な条件であって、クロッタ信号に
対しデータ信号の１または０の連続及び０と１交互の繰
り返しの両方を出力する条件を最低限含み、繰り返し動
作の長さも実際の観測に適切な出力パターンが得られ
る。また、２つの入力信号に挿入された「位相を変化で
きる手段（移相器）」は、単に各信号の位相差を調節す
るためのものであり、固有の出力パターンとその反転パ
ターンのうちどちらか一方を選択するためのものであ
る。
一般的にＰＮパルス発生器よりも高い周波数の正弦波の
周期信号を発生可能な一般装置である二台の標準発振器
を用いて、一定比率で周波数の異なる正弦波の周期信号
を発生させ、これらを被評価回路の別々の入力端子に入
力して、２つの正弦波の周期信号の周波数の比率と位相
関係で決まる固有の出力パターンを利用して評価するこ
とにより、これまでよりも高周波領域まで評価可能にす
るとともに、実際の回路動作に合致した評価結果が得ら
れるようにする。また、被評価回路の出力波形にその入
力パターンに対応する結果が得られるか否かを評価エラ
ーの原因となり得る測定回路を介することなく直接観測
して被評価回路そのものの回路動作を評価可能にする。
なお、上記の一定比率を２．５倍とした場合には、回路
動作にとって最も苛酷な条件であって、クロッタ信号に
対しデータ信号の１または０の連続及び０と１交互の繰
り返しの両方を出力する条件を最低限含み、繰り返し動
作の長さも実際の観測に適切な出力パターンが得られ
る。また、２つの入力信号に挿入された「位相を変化で
きる手段（移相器）」は、単に各信号の位相差を調節す
るためのものであり、固有の出力パターンとその反転パ
ターンのうちどちらか一方を選択するためのものであ
る。
【００１０】
【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。
細に説明する。
【００１１】図１は本発明の一実施例の回路の評価装置
の構成を示すブロック図である。本実施例においても、
データラッチ・フリップフロップを被評価回路とする場
合を例に説明する。図１において、ＳＳＧ１は第１の標
準発振器、ＳＳＧ２は第２の標準発振器、２はデータラ
ッチ・フリップフロップ回路、３ａ，３ｂは移相器、４
ａ，４ｂは信号分岐装置、５はサンプリングスコープで
ある。
の構成を示すブロック図である。本実施例においても、
データラッチ・フリップフロップを被評価回路とする場
合を例に説明する。図１において、ＳＳＧ１は第１の標
準発振器、ＳＳＧ２は第２の標準発振器、２はデータラ
ッチ・フリップフロップ回路、３ａ，３ｂは移相器、４
ａ，４ｂは信号分岐装置、５はサンプリングスコープで
ある。
【００１２】データラッチ・フリップフロップ２は、デ
ータ入力端子Ｄとクロック入力端子Ｃと真信号またはそ
の補信号の出力端子Ｑ，−Ｑを有し、入力クロック信号
に同期して、入力データを当該入力クロック信号の前半
の半周期で取り込み、後半の半周期で真信号またはその
補信号を出力する被評価回路である。第１の標準発振器
ＳＳＧ１と第２の標準発振器ＳＳＧ２とは互いに位相同
期した周波数の異なる正弦波信号を発生する二台の標準
発振器であって、第１の標準発振器ＳＳＧ１の発振周波
数ｆ１と第２の標準発振器ＳＳＧ２の発振周波数ｆ２の
比が１：２．５となるように選定または設定する。図で
は、周波数の高いｆ２にｆ１を同期させる構成を示して
いるが、その逆であっても構わない。第１の標準発振器
ＳＳＧ１の出力信号は、移相器３ａを通して信号分岐装
置４ａで分岐され、一つはデータ信号ｆＤとしてデータ
ラッチ・フリップフロップ２のデータ入力端子Ｄに接続
され、もう一つは比較観測用信号としてサンプリングス
コープ５の一つの入力端子に接続される。一方、第２の
標準発振器ＳＳＧ２の出力信号は、移相器３ｂを通して
信号分岐装置４ｂで分岐され、一つはクロック信号ｆＣ
としてデータラッチ・フリップフロップ２のクロック入
力端子Ｃに接続され、もう一つは比較観測用信号として
サンプリングスコープ５の別な入力端子に接続される。
また、データラッチ・フリップフロップ（ＤＦＦ）２の
信号出力端子Ｑを、サンプリングスコープ５のさらに別
な入力端子に接続し、後記するように比較観測して被評
価回路の動作を評価する。なお、移相器３ａ，３ｂは、
各信号ｆＣ、ｆＤの位相関係を設定あるいは調整する機
能を有する。
ータ入力端子Ｄとクロック入力端子Ｃと真信号またはそ
の補信号の出力端子Ｑ，−Ｑを有し、入力クロック信号
に同期して、入力データを当該入力クロック信号の前半
の半周期で取り込み、後半の半周期で真信号またはその
補信号を出力する被評価回路である。第１の標準発振器
ＳＳＧ１と第２の標準発振器ＳＳＧ２とは互いに位相同
期した周波数の異なる正弦波信号を発生する二台の標準
発振器であって、第１の標準発振器ＳＳＧ１の発振周波
数ｆ１と第２の標準発振器ＳＳＧ２の発振周波数ｆ２の
比が１：２．５となるように選定または設定する。図で
は、周波数の高いｆ２にｆ１を同期させる構成を示して
いるが、その逆であっても構わない。第１の標準発振器
ＳＳＧ１の出力信号は、移相器３ａを通して信号分岐装
置４ａで分岐され、一つはデータ信号ｆＤとしてデータ
ラッチ・フリップフロップ２のデータ入力端子Ｄに接続
され、もう一つは比較観測用信号としてサンプリングス
コープ５の一つの入力端子に接続される。一方、第２の
標準発振器ＳＳＧ２の出力信号は、移相器３ｂを通して
信号分岐装置４ｂで分岐され、一つはクロック信号ｆＣ
としてデータラッチ・フリップフロップ２のクロック入
力端子Ｃに接続され、もう一つは比較観測用信号として
サンプリングスコープ５の別な入力端子に接続される。
また、データラッチ・フリップフロップ（ＤＦＦ）２の
信号出力端子Ｑを、サンプリングスコープ５のさらに別
な入力端子に接続し、後記するように比較観測して被評
価回路の動作を評価する。なお、移相器３ａ，３ｂは、
各信号ｆＣ、ｆＤの位相関係を設定あるいは調整する機
能を有する。
【００１３】以上のように構成した一実施例の動作およ
び作用を述べる。
び作用を述べる。
【００１４】図２（ａ），（ｂ）は上記実施例の動作を
示すタイムチャートである。データ信号ｆDの周波数は
クロック信号ｆCの１／２.５である。このため、データ
信号ｆDの位相の１４４度毎にクロック信号ｆCが入力さ
れ、図２（ａ）の様にデータ信号ｆDの１１０１０の繰
り返し（１が二度続く５パルス周期の信号）に相当する
タイミングでクロック信号ｆCが入力される。つまり、
被評価回路（データラッチ・フリップフロップ２）が正
常な動作を行なったとするならば、その出力（Ｑ）波形
として１１０１０の繰り返しが得られる。また、データ
信号ｆDの位相を１８０°変化させると、図２（ｂ）の
様にデータ信号ｆDの００１０１の繰り返し（０が２度
続く５パルス周期の信号）に相当するタイミングでクロ
ック信号ｆCが入力される。つまり、被評価回路が正常
な動作を行なったとするならば、その出力波形として０
０１０１の繰り返しが得られる。すなわち、データラッ
チ・フリップフロップの出力端子Ｑ（または−Ｑ）の出
力波形を観測して、１１０１０または００１０１が得ら
れるか否かで回路の正常動作を判定することができる。
示すタイムチャートである。データ信号ｆDの周波数は
クロック信号ｆCの１／２.５である。このため、データ
信号ｆDの位相の１４４度毎にクロック信号ｆCが入力さ
れ、図２（ａ）の様にデータ信号ｆDの１１０１０の繰
り返し（１が二度続く５パルス周期の信号）に相当する
タイミングでクロック信号ｆCが入力される。つまり、
被評価回路（データラッチ・フリップフロップ２）が正
常な動作を行なったとするならば、その出力（Ｑ）波形
として１１０１０の繰り返しが得られる。また、データ
信号ｆDの位相を１８０°変化させると、図２（ｂ）の
様にデータ信号ｆDの００１０１の繰り返し（０が２度
続く５パルス周期の信号）に相当するタイミングでクロ
ック信号ｆCが入力される。つまり、被評価回路が正常
な動作を行なったとするならば、その出力波形として０
０１０１の繰り返しが得られる。すなわち、データラッ
チ・フリップフロップの出力端子Ｑ（または−Ｑ）の出
力波形を観測して、１１０１０または００１０１が得ら
れるか否かで回路の正常動作を判定することができる。
【００１５】上記において、二つの入力パターンには、
クロック信号（高い周波数側の周期信号）に対しデータ
信号（低い周波数側の周期信号）の１または０の連続及
び０と１交互の繰り返しの両方が含まれている。このパ
ターンは一定値（１１又は００）の後、変化の速い（０
１０または１０１）であり、回路動作にとって最も苛酷
な条件であるため、回路動作の判定に最も適したもので
ある。本実施例の評価システム構成では、評価可能な最
高のクロック周波数は、ＰＮパルス発生器を使用しない
ため、パルス発生可能速度で決定されることはない。評
価限界はクロック周波数を発生する第２の標準発振器Ｓ
ＳＧ２により決定される。一般に標準発振器は、ＰＮパ
ルス発生器のクロック周波数よりも高い周波数の正弦波
信号を発生可能である。このため、ＰＮパルス発生器を
使用するよりも高い周波数範囲まで評価することが可能
になる。
クロック信号（高い周波数側の周期信号）に対しデータ
信号（低い周波数側の周期信号）の１または０の連続及
び０と１交互の繰り返しの両方が含まれている。このパ
ターンは一定値（１１又は００）の後、変化の速い（０
１０または１０１）であり、回路動作にとって最も苛酷
な条件であるため、回路動作の判定に最も適したもので
ある。本実施例の評価システム構成では、評価可能な最
高のクロック周波数は、ＰＮパルス発生器を使用しない
ため、パルス発生可能速度で決定されることはない。評
価限界はクロック周波数を発生する第２の標準発振器Ｓ
ＳＧ２により決定される。一般に標準発振器は、ＰＮパ
ルス発生器のクロック周波数よりも高い周波数の正弦波
信号を発生可能である。このため、ＰＮパルス発生器を
使用するよりも高い周波数範囲まで評価することが可能
になる。
【００１６】次に、本実施例の効果を測定例で示す。図
３（ａ），（ｂ）は図２（ａ），（ｂ）に対応するサン
プリングスコープ５による実際の観測波形図、図４は従
来の評価方法と本発明の上記実施例による評価方法の評
価結果の比較図である。被評価回路としては、従来の技
術により評価できる最高動作クロック１８.６Ｇｂｐｓ
を持つデータラッチ・フリップフロップを使用した。図
２（ａ），（ｂ）は繰り返し観測したサンプリング点の
集合で示されており、いずれのサンプリング点において
も図２（ａ），（ｂ）に対応している。また、図４に示
すように、本実施例による評価方法においても、最高動
作周波数１８.５ＧＨｚを確認でき、従来の評価方法と
良い一致を示している。これにより、本発明の実施例に
よる評価方法が従来の技術による場合とほぼ同精度な評
価が可能であることが確認され、本発明の有用性が確認
された。
３（ａ），（ｂ）は図２（ａ），（ｂ）に対応するサン
プリングスコープ５による実際の観測波形図、図４は従
来の評価方法と本発明の上記実施例による評価方法の評
価結果の比較図である。被評価回路としては、従来の技
術により評価できる最高動作クロック１８.６Ｇｂｐｓ
を持つデータラッチ・フリップフロップを使用した。図
２（ａ），（ｂ）は繰り返し観測したサンプリング点の
集合で示されており、いずれのサンプリング点において
も図２（ａ），（ｂ）に対応している。また、図４に示
すように、本実施例による評価方法においても、最高動
作周波数１８.５ＧＨｚを確認でき、従来の評価方法と
良い一致を示している。これにより、本発明の実施例に
よる評価方法が従来の技術による場合とほぼ同精度な評
価が可能であることが確認され、本発明の有用性が確認
された。
【００１７】なお、上記実施例にはデータラッチ・フリ
ップフロップ回路を示したが、ＯＲ回路，ＡＮＤ回路を
始めとする各種のディジタル論理回路やオペアンプを使
用したコンパレータなど種々の回路の評価に使用できる
ことも明らかである。このように本発明は、その主旨に
沿って種々に応用され、種々の実施態様を取り得るもの
である。
ップフロップ回路を示したが、ＯＲ回路，ＡＮＤ回路を
始めとする各種のディジタル論理回路やオペアンプを使
用したコンパレータなど種々の回路の評価に使用できる
ことも明らかである。このように本発明は、その主旨に
沿って種々に応用され、種々の実施態様を取り得るもの
である。
【００１８】
【発明の効果】以上の説明で明らかなように、本発明の
回路の評価方法および評価装置によれば、従来のＰＮパ
ターン発生器という特別な装置を使用せず、一般装置で
ある二台の標準発振器を使用して評価用の入力パターン
を作成することができるので、ＰＮパターン発生器の実
現できないクロック周波数範囲に於ても、超高速動作を
評価できる測定評価技術を提供できる優れた特長を持っ
ている。また、本発明は市販の標準発振器二台を使用す
ることで実現可能なため、特に今までの一般装置以外の
特別な装置を必要としない等、優れた特長も兼ね備えて
いる。
回路の評価方法および評価装置によれば、従来のＰＮパ
ターン発生器という特別な装置を使用せず、一般装置で
ある二台の標準発振器を使用して評価用の入力パターン
を作成することができるので、ＰＮパターン発生器の実
現できないクロック周波数範囲に於ても、超高速動作を
評価できる測定評価技術を提供できる優れた特長を持っ
ている。また、本発明は市販の標準発振器二台を使用す
ることで実現可能なため、特に今までの一般装置以外の
特別な装置を必要としない等、優れた特長も兼ね備えて
いる。
【００１９】さらに、請求項２の発明によれば、回路動
作に最も適した入力パターンで回路を評価できる利点が
ある。
作に最も適した入力パターンで回路を評価できる利点が
ある。
【図１】本発明の一実施例を示す評価装置のブロック図
【図２】（ａ），（ｂ）は上記実施例の動作を示すタイ
ムチャート
ムチャート
【図３】（ａ），（ｂ）は上記実施例の測定例を示す観
測波形図
測波形図
【図４】上記実施例と従来の評価方法の評価結果の比較
図
図
【図５】従来例の評価システムの構成図
２…データラッチ・フリップフロップ（被評価回路）、
３ａ，３ｂ…移相器、４ａ，４ｂ…信号分岐装置、５…
サンプリングスコープ、ＳＳＧ１…第１の標準発振器、
ＳＳＧ２…第２の標準発振器。
３ａ，３ｂ…移相器、４ａ，４ｂ…信号分岐装置、５…
サンプリングスコープ、ＳＳＧ１…第１の標準発振器、
ＳＳＧ２…第２の標準発振器。
Claims (3)
- 【請求項１】 少なくとも２つの入力端子を有する被評
価回路の該入力端子のそれぞれに一定の比率で周波数の
異なる正弦波の周期信号を入力し、前記被評価回路の出
力波形を直接観測して、前記入力された２つの正弦波の
周期信号の位相差と周波数の比率で決まる固有の出力パ
ターンが得られるか否かにより回路動作を評価すること
を特徴とする回路の評価方法。 - 【請求項２】 被評価回路がデータ入力端子とクロック
入力端子と真信号またはその補信号の出力端子を有する
回路であり、第１の周期信号を前記データ入力端子に接
続し、前記第１の周期信号の出力周波数の丁度２．５倍
の周波数の第２の周期信号を前記クロック入力端子に接
続し、前記被評価回路の真信号またはその補信号の出力
端子の出力波形を観測し、該出力波形の情報として、１
１０１０または００１０１が得られれば正常動作と判断
することを特徴とする請求項１記載の回路の評価方法。 - 【請求項３】 少なくとも２つの入力端子を有する被評
価回路の動作を評価する評価装置であって、第１の正弦
波の周期信号を発生する第１の標準発振器と、該第１の
正弦波の周期信号の周波数を一定比率倍した周波数の第
２の正弦波の周期信号を発生する第２の標準発振器と、
前記第１の標準発振器または前記第２の標準発振器の正
弦波の周期信号の位相を変化できる手段とを具備し、前
記第１の標準発振器および前記第２の標準発振器の各正
弦波の周期信号を前記被評価回路入力端子のそれぞれに
接続し、該被評価回路の出力端子に出力波形を観測する
測定手段を接続することを特徴とする回路の評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008864A JP2634092B2 (ja) | 1991-01-29 | 1991-01-29 | 回路の評価方法および評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008864A JP2634092B2 (ja) | 1991-01-29 | 1991-01-29 | 回路の評価方法および評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04252977A JPH04252977A (ja) | 1992-09-08 |
| JP2634092B2 true JP2634092B2 (ja) | 1997-07-23 |
Family
ID=11704562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3008864A Expired - Lifetime JP2634092B2 (ja) | 1991-01-29 | 1991-01-29 | 回路の評価方法および評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634092B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5984168A (ja) * | 1982-11-08 | 1984-05-15 | Hitachi Micro Comput Eng Ltd | 測定装置 |
-
1991
- 1991-01-29 JP JP3008864A patent/JP2634092B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04252977A (ja) | 1992-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1010179A (ja) | 遅延素子試験装置および試験機能を有する集積回路 | |
| JPH06118122A (ja) | 遅延時間測定回路 | |
| KR100464933B1 (ko) | 완전 디지털 클럭 신디사이저 | |
| US4974234A (en) | Method of and circuit for the measurement of jitter modulation of zero-related digital signals | |
| KR960010758B1 (ko) | 주파수 측정회로 | |
| JP2846428B2 (ja) | 論理比較回路 | |
| JP2634092B2 (ja) | 回路の評価方法および評価装置 | |
| US6316943B1 (en) | Signal generator | |
| US4839651A (en) | Apparatus for measuring the dynamic characteristics of an analog-digital converter | |
| JP3847150B2 (ja) | 半導体集積回路とそのジッタ測定方法 | |
| EP0053487B1 (en) | Test apparatus for signal timing measurement | |
| US5047712A (en) | Circuit for inverting the latter half of pattern output from device under test | |
| JP3329081B2 (ja) | Ｄｕｔの良否判定回路 | |
| JPS6383677A (ja) | サンプリング方式 | |
| JP2628182B2 (ja) | アナログーディジタル混成ｉｃ用試験装置 | |
| JPH08262082A (ja) | サンプリング・デジタイザ | |
| JPH01235863A (ja) | サンプリング方式 | |
| JPH05315956A (ja) | クロック信号発生回路 | |
| US5159613A (en) | Side-band generator | |
| KR100202327B1 (ko) | 복수 기준 발진기용 타이밍 발생기 | |
| SU741185A1 (ru) | Анализатор относительных фазовых сдвигов | |
| JPS63283317A (ja) | クロツクジエネレ−タ | |
| JPS63210784A (ja) | 位相同期発振器の伝達特性測定装置 | |
| JPS5915324A (ja) | 位相差測定装置 | |
| KR960038549A (ko) | 데이타 동기 클럭 발생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 14 |