JPH04252977A - 回路の評価方法および評価装置 - Google Patents
回路の評価方法および評価装置Info
- Publication number
- JPH04252977A JPH04252977A JP3008864A JP886491A JPH04252977A JP H04252977 A JPH04252977 A JP H04252977A JP 3008864 A JP3008864 A JP 3008864A JP 886491 A JP886491 A JP 886491A JP H04252977 A JPH04252977 A JP H04252977A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- evaluated
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011156 evaluation Methods 0.000 title claims abstract description 43
- 230000000737 periodic effect Effects 0.000 claims description 19
- 230000000295 complement effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 2
- 238000005070 sampling Methods 0.000 abstract description 15
- 102100023708 Coiled-coil domain-containing protein 80 Human genes 0.000 abstract description 7
- 101000978383 Homo sapiens Coiled-coil domain-containing protein 80 Proteins 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、識別器回路やデータラ
ッチ・フリップフロップ回路等の回路の高速動作を評価
する方法ならびに装置に関するものである。
ッチ・フリップフロップ回路等の回路の高速動作を評価
する方法ならびに装置に関するものである。
【０００２】
【従来の技術】従来のこの種の装置は、一般に雑音に近
い無秩序な信号系列（ＰＮ）を発生するパルス発生器（
ＰＮパルス発生器）を用いて図５に示す様な構成例で評
価されていた。以下、図５を用いて従来の技術を詳細に
説明する。
い無秩序な信号系列（ＰＮ）を発生するパルス発生器（
ＰＮパルス発生器）を用いて図５に示す様な構成例で評
価されていた。以下、図５を用いて従来の技術を詳細に
説明する。
【０００３】図５において、１はＰＮパルス発生器、２
はデータラッチ・フリップフロップ（ＤＦＦ）、３ａ，
３ｂは移相器、４ａ，４ｂは信号分岐装置、５はサンプ
リングスコープを示している。データラッチ・フリップ
フロップ（ＤＦＦ）２は、データ入力端子Ｄとクロック
入力端子Ｃと真信号またはその補信号の出力端子Ｑ，−
Ｑを有し、入力クロック信号に同期して、入力データを
当該入力クロック信号の前半の半周期で取り込み、後半
の半周期で真信号またはその補信号を出力する被評価回
路である。ＰＮパルス発生器１のＰＮパルス出力は、移
相器３ａを通し、信号分岐装置４ａにより分岐して、デ
ータラッチ・フリップフロップ２のデータ入力端子Ｄと
サンプリングスコープ５の一つの入力端子に接続されて
いる。一方、ＰＮパルス発生器１のクロック出力は、移
相器３ｂを通し、信号分岐装置４ｂにより分岐して、デ
ータラッチ・フリップフロップ２のクロック信号入力端
子Ｃとサンプリングスコープ５の別な入力端子に接続さ
れている。また、データラッチ・フリップフロップ２の
信号出力端子Ｑは、サンプリングスコープ５のさらに別
な入力端子に接続されている。なお、移相器３ａ，３ｂ
は、測定において、ＰＮパルス出力とクロック出力の位
相関係を設定あるいは調整するためのものである。
はデータラッチ・フリップフロップ（ＤＦＦ）、３ａ，
３ｂは移相器、４ａ，４ｂは信号分岐装置、５はサンプ
リングスコープを示している。データラッチ・フリップ
フロップ（ＤＦＦ）２は、データ入力端子Ｄとクロック
入力端子Ｃと真信号またはその補信号の出力端子Ｑ，−
Ｑを有し、入力クロック信号に同期して、入力データを
当該入力クロック信号の前半の半周期で取り込み、後半
の半周期で真信号またはその補信号を出力する被評価回
路である。ＰＮパルス発生器１のＰＮパルス出力は、移
相器３ａを通し、信号分岐装置４ａにより分岐して、デ
ータラッチ・フリップフロップ２のデータ入力端子Ｄと
サンプリングスコープ５の一つの入力端子に接続されて
いる。一方、ＰＮパルス発生器１のクロック出力は、移
相器３ｂを通し、信号分岐装置４ｂにより分岐して、デ
ータラッチ・フリップフロップ２のクロック信号入力端
子Ｃとサンプリングスコープ５の別な入力端子に接続さ
れている。また、データラッチ・フリップフロップ２の
信号出力端子Ｑは、サンプリングスコープ５のさらに別
な入力端子に接続されている。なお、移相器３ａ，３ｂ
は、測定において、ＰＮパルス出力とクロック出力の位
相関係を設定あるいは調整するためのものである。
【０００４】従来は、このようにＰＮパルス発生器１の
ＰＮパルス出力，クロック出力とデータラッチ・フリッ
プフロップ２の出力信号をサンプリングスコープ５に接
続したり、あるいはサンプリングスコープに代えてデー
タ誤り検出器に接続したりして、被評価回路が正しく動
作するか否かを観測あるいは測定し、評価していた。
ＰＮパルス出力，クロック出力とデータラッチ・フリッ
プフロップ２の出力信号をサンプリングスコープ５に接
続したり、あるいはサンプリングスコープに代えてデー
タ誤り検出器に接続したりして、被評価回路が正しく動
作するか否かを観測あるいは測定し、評価していた。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の技術による評価システム構成では、評価可能な最高
のクロック周波数がＰＮパルス発生器１のパルス発生可
能速度で決定される。このため、ＰＮパルス発生器１に
使用されている回路よりも高速な動作が可能な新しい回
路では、その動作限界を評価することが不可能であった
。
来の技術による評価システム構成では、評価可能な最高
のクロック周波数がＰＮパルス発生器１のパルス発生可
能速度で決定される。このため、ＰＮパルス発生器１に
使用されている回路よりも高速な動作が可能な新しい回
路では、その動作限界を評価することが不可能であった
。
【０００６】本発明は、上記問題点を解決するためにな
されたものであり、その目的は、データラッチ・フリッ
プフロップ回路や識別器回路等の高速動作評価において
、評価可能な周波数の上限を高くできるようにする回路
の評価方法および評価装置を提供することにある。
されたものであり、その目的は、データラッチ・フリッ
プフロップ回路や識別器回路等の高速動作評価において
、評価可能な周波数の上限を高くできるようにする回路
の評価方法および評価装置を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の回路の評価方法においては、少なくとも２
つの入力端子を有する被評価回路の該入力端子のそれぞ
れに一定の比率で周波数の異なる周期信号を入力し、前
記被評価回路の出力波形を観測して、前記入力に見合う
結果が得られるか否かにより回路動作を評価することを
特徴としている。
め、本発明の回路の評価方法においては、少なくとも２
つの入力端子を有する被評価回路の該入力端子のそれぞ
れに一定の比率で周波数の異なる周期信号を入力し、前
記被評価回路の出力波形を観測して、前記入力に見合う
結果が得られるか否かにより回路動作を評価することを
特徴としている。
【０００８】また、同じく本発明の回路の評価装置にお
いては、少なくとも２つの入力端子を有する被評価回路
の動作を評価する評価装置であって、第１の周期信号を
発生する第１の信号発生器と、該第１の周期信号の周波
数を一定比率倍した周波数の第２の周期信号を発生する
第２の信号発生器と、前記第１の信号発生器または前記
第２の信号発生器の周期信号の位相を変化できる手段と
を具備し、前記第１の信号発生器および前記第２の信号
発生器の各周期信号を前記被評価回路入力端子のそれぞ
れに接続し、該被評価回路の出力端子に出力波形を観測
する測定手段を接続することを特徴としている。
いては、少なくとも２つの入力端子を有する被評価回路
の動作を評価する評価装置であって、第１の周期信号を
発生する第１の信号発生器と、該第１の周期信号の周波
数を一定比率倍した周波数の第２の周期信号を発生する
第２の信号発生器と、前記第１の信号発生器または前記
第２の信号発生器の周期信号の位相を変化できる手段と
を具備し、前記第１の信号発生器および前記第２の信号
発生器の各周期信号を前記被評価回路入力端子のそれぞ
れに接続し、該被評価回路の出力端子に出力波形を観測
する測定手段を接続することを特徴としている。
【０００９】
【作用】本発明の回路の評価方法および評価装置では、
一般的にＰＮパルス発生器よりも高い周波数の周期信号
を発生可能な一般装置である二台の信号発生器を用いて
、一定比率で周波数の異なる周期信号を発生させ、これ
らを被評価回路の別々の入力端子に入力して、２つの周
期信号の位相関係で決まる入力パターンを利用すること
により、被評価回路の出力波形にその入力パターンに対
応する結果が得られるか否かを観測して回路動作を評価
可能にする。
一般的にＰＮパルス発生器よりも高い周波数の周期信号
を発生可能な一般装置である二台の信号発生器を用いて
、一定比率で周波数の異なる周期信号を発生させ、これ
らを被評価回路の別々の入力端子に入力して、２つの周
期信号の位相関係で決まる入力パターンを利用すること
により、被評価回路の出力波形にその入力パターンに対
応する結果が得られるか否かを観測して回路動作を評価
可能にする。
【００１０】
【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。
細に説明する。
【００１１】図１は本発明の一実施例の回路の評価装置
の構成を示すブロック図である。本実施例においても、
データラッチ・フリップフロップを被評価回路とする場
合を例に説明する。図１において、ＳＳＧ１は第１の標
準信号発生器、ＳＳＧ２は第２の標準信号発生器、２は
データラッチ・フリップフロップ回路、３ａ，３ｂは移
相器、４ａ，４ｂは信号分岐装置、５はサンプリングス
コープである。
の構成を示すブロック図である。本実施例においても、
データラッチ・フリップフロップを被評価回路とする場
合を例に説明する。図１において、ＳＳＧ１は第１の標
準信号発生器、ＳＳＧ２は第２の標準信号発生器、２は
データラッチ・フリップフロップ回路、３ａ，３ｂは移
相器、４ａ，４ｂは信号分岐装置、５はサンプリングス
コープである。
【００１２】データラッチ・フリップフロップ２は、デ
ータ入力端子Ｄとクロック入力端子Ｃと真信号またはそ
の補信号の出力端子Ｑ，−Ｑを有し、入力クロック信号
に同期して、入力データを当該入力クロック信号の前半
の半周期で取り込み、後半の半周期で真信号またはその
補信号を出力する被評価回路である。第１の標準信号発
生器ＳＳＧ１と第２の標準信号発生器ＳＳＧ２とは互い
に位相同期した周波数の異なる信号を発生する二台の標
準信号発生器であって、第１の標準信号発生器ＳＳＧ１
の発振周波数ｆ１と第２の標準信号発生器ＳＳＧ２の発
振周波数ｆ２の比が１：２．５となるように選定または
設定する。図では、周波数の高いｆ２にｆ１を同期させ
る構成を示しているが、その逆であっても構わない。第
１の標準信号発生回路ＳＳＧ１の出力信号は、移相器３
ａを通して信号分岐装置４ａで分岐され、一つはデータ
信号ｆＤとしてデータラッチ・フリップフロップ２のデ
ータ入力端子Ｄに接続され、もう一つは比較観測用信号
としてサンプリングスコープ５の一つの入力端子に接続
される。 一方、第２の標準信号発生器ＳＳＧ２の出力信号は、移
相器３ｂを通して信号分岐装置４ｂで分岐され、一つは
クロック信号ｆＣとしてデータラッチ・フリップフロッ
プ２のクロック入力端子Ｃに接続され、もう一つは比較
観測用信号としてサンプリングスコープ５の別な入力端
子に接続される。また、データラッチ・フリップフロッ
プ（ＤＦＦ）２の信号出力端子Ｑを、サンプリングスコ
ープ５のさらに別な入力端子に接続し、後記するように
比較観測して被評価回路の動作を評価する。なお、移相
器３ａ，３ｂは、各信号ｆＣ、ｆＤの位相関係を設定あ
るいは調整する機能を有する。
ータ入力端子Ｄとクロック入力端子Ｃと真信号またはそ
の補信号の出力端子Ｑ，−Ｑを有し、入力クロック信号
に同期して、入力データを当該入力クロック信号の前半
の半周期で取り込み、後半の半周期で真信号またはその
補信号を出力する被評価回路である。第１の標準信号発
生器ＳＳＧ１と第２の標準信号発生器ＳＳＧ２とは互い
に位相同期した周波数の異なる信号を発生する二台の標
準信号発生器であって、第１の標準信号発生器ＳＳＧ１
の発振周波数ｆ１と第２の標準信号発生器ＳＳＧ２の発
振周波数ｆ２の比が１：２．５となるように選定または
設定する。図では、周波数の高いｆ２にｆ１を同期させ
る構成を示しているが、その逆であっても構わない。第
１の標準信号発生回路ＳＳＧ１の出力信号は、移相器３
ａを通して信号分岐装置４ａで分岐され、一つはデータ
信号ｆＤとしてデータラッチ・フリップフロップ２のデ
ータ入力端子Ｄに接続され、もう一つは比較観測用信号
としてサンプリングスコープ５の一つの入力端子に接続
される。 一方、第２の標準信号発生器ＳＳＧ２の出力信号は、移
相器３ｂを通して信号分岐装置４ｂで分岐され、一つは
クロック信号ｆＣとしてデータラッチ・フリップフロッ
プ２のクロック入力端子Ｃに接続され、もう一つは比較
観測用信号としてサンプリングスコープ５の別な入力端
子に接続される。また、データラッチ・フリップフロッ
プ（ＤＦＦ）２の信号出力端子Ｑを、サンプリングスコ
ープ５のさらに別な入力端子に接続し、後記するように
比較観測して被評価回路の動作を評価する。なお、移相
器３ａ，３ｂは、各信号ｆＣ、ｆＤの位相関係を設定あ
るいは調整する機能を有する。
【００１３】以上のように構成した一実施例の動作およ
び作用を述べる。
び作用を述べる。
【００１４】図２（ａ），（ｂ）は上記実施例の動作を
示すタイムチャートである。データ信号ｆＤの周波数は
クロック信号ｆＣの１／２．５である。このため、デー
タ信号ｆＤの位相の１４４度毎にクロック信号ｆＣが入
力され、図２（ａ）の様にデータ信号ｆＤの１１０１０
の繰り返し（１が二度続く５パルス周期の信号）に相当
するタイミングでクロック信号ｆＣが入力される。つま
り、被評価回路（データラッチ・フリップフロップ２）
が正常な動作を行なったとするならば、その出力（Ｑ）
波形として１１０１０の繰り返しが得られる。また、デ
ータ信号ｆＤの位相を１８０°変化させると、図２（ｂ
）の様にデータ信号ｆＤの００１０１の繰り返し（０が
２度続く５パルス周期の信号）に相当するタイミングで
クロック信号ｆＣが入力される。つまり、被評価回路が
正常な動作を行なったとするならば、その出力波形とし
て００１０１の繰り返しが得られる。すなわち、データ
ラッチ・フリップフロップの出力端子Ｑ（または−Ｑ）
の出力波形を観測して、１１０１０または００１０１が
得られるか否かで回路の正常動作を判定することができ
る。
示すタイムチャートである。データ信号ｆＤの周波数は
クロック信号ｆＣの１／２．５である。このため、デー
タ信号ｆＤの位相の１４４度毎にクロック信号ｆＣが入
力され、図２（ａ）の様にデータ信号ｆＤの１１０１０
の繰り返し（１が二度続く５パルス周期の信号）に相当
するタイミングでクロック信号ｆＣが入力される。つま
り、被評価回路（データラッチ・フリップフロップ２）
が正常な動作を行なったとするならば、その出力（Ｑ）
波形として１１０１０の繰り返しが得られる。また、デ
ータ信号ｆＤの位相を１８０°変化させると、図２（ｂ
）の様にデータ信号ｆＤの００１０１の繰り返し（０が
２度続く５パルス周期の信号）に相当するタイミングで
クロック信号ｆＣが入力される。つまり、被評価回路が
正常な動作を行なったとするならば、その出力波形とし
て００１０１の繰り返しが得られる。すなわち、データ
ラッチ・フリップフロップの出力端子Ｑ（または−Ｑ）
の出力波形を観測して、１１０１０または００１０１が
得られるか否かで回路の正常動作を判定することができ
る。
【００１５】上記において、二つの入力パターンは１ま
たは０の連続及び０と１の繰り返しの両方が含まれてい
る。このパターンは一定値（１１又は００）の後、変化
の速い（０１０または１０１）であり、回路動作にとっ
て最も苛酷な条件であるため、回路動作の判定に最も適
したものである。本実施例の評価システム構成では、評
価可能な最高のクロック周波数は、ＰＮパルス発生器を
使用しないため、パルス発生可能速度で決定されること
はない。評価限界はクロック周波数を発生する第２の標
準信号発生器ＳＳＧ２により決定される。一般に標準信
号発生器は、ＰＮパルス発生器のクロック周波数よりも
高い周波数を発生可能である。このため、ＰＮパルス発
生器を使用するよりも高い周波数範囲まで評価すること
が可能になる。
たは０の連続及び０と１の繰り返しの両方が含まれてい
る。このパターンは一定値（１１又は００）の後、変化
の速い（０１０または１０１）であり、回路動作にとっ
て最も苛酷な条件であるため、回路動作の判定に最も適
したものである。本実施例の評価システム構成では、評
価可能な最高のクロック周波数は、ＰＮパルス発生器を
使用しないため、パルス発生可能速度で決定されること
はない。評価限界はクロック周波数を発生する第２の標
準信号発生器ＳＳＧ２により決定される。一般に標準信
号発生器は、ＰＮパルス発生器のクロック周波数よりも
高い周波数を発生可能である。このため、ＰＮパルス発
生器を使用するよりも高い周波数範囲まで評価すること
が可能になる。
【００１６】次に、本実施例の効果を測定例で示す。図
３（ａ），（ｂ）は図２（ａ），（ｂ）に対応するサン
プリングスコープ５による実際の観測波形図、図４は従
来の評価方法と本発明の上記実施例による評価方法の評
価結果の比較図である。被評価回路としては、従来の技
術により評価できる最高動作クロック１８．６Ｇｂｐｓ
を持つデータラッチ・フリップフロップを使用した。図
２（ａ），（ｂ）は繰り返し観測したサンプリング点の
集合で示されており、いずれのサンプリング点において
も図２（ａ），（ｂ）に対応している。また、図４に示
すように、本実施例による評価方法においても、最高動
作周波数１８．５ＧＨｚを確認でき、従来の評価方法と
良い一致を示している。これにより、本発明の実施例に
よる評価方法が従来の技術による場合とほぼ同精度な評
価が可能であることが確認され、本発明の有用性が確認
された。
３（ａ），（ｂ）は図２（ａ），（ｂ）に対応するサン
プリングスコープ５による実際の観測波形図、図４は従
来の評価方法と本発明の上記実施例による評価方法の評
価結果の比較図である。被評価回路としては、従来の技
術により評価できる最高動作クロック１８．６Ｇｂｐｓ
を持つデータラッチ・フリップフロップを使用した。図
２（ａ），（ｂ）は繰り返し観測したサンプリング点の
集合で示されており、いずれのサンプリング点において
も図２（ａ），（ｂ）に対応している。また、図４に示
すように、本実施例による評価方法においても、最高動
作周波数１８．５ＧＨｚを確認でき、従来の評価方法と
良い一致を示している。これにより、本発明の実施例に
よる評価方法が従来の技術による場合とほぼ同精度な評
価が可能であることが確認され、本発明の有用性が確認
された。
【００１７】なお、上記実施例は単に入力データ信号の
１，０を識別する識別器の回路に適用できることは自明
であるが、ＯＲ回路，ＡＮＤ回路を始めとする各種のデ
ィジタル論理回路やオペアンプを使用したコンパレータ
など種々の回路の評価に使用できることも明らかである
。このように本発明は、その主旨に沿って種々に応用さ
れ、種々の実施態様を取り得るものである。
１，０を識別する識別器の回路に適用できることは自明
であるが、ＯＲ回路，ＡＮＤ回路を始めとする各種のデ
ィジタル論理回路やオペアンプを使用したコンパレータ
など種々の回路の評価に使用できることも明らかである
。このように本発明は、その主旨に沿って種々に応用さ
れ、種々の実施態様を取り得るものである。
【００１８】
【発明の効果】以上の説明で明らかなように、本発明の
回路の評価方法および評価装置によれば、従来のＰＮパ
ターン発生器という特別な装置を使用せず、一般装置で
ある二台の信号発生器を使用して評価用の入力パターン
を作成することができるので、ＰＮパターン発生器の実
現できないクロック周波数範囲に於ても、超高速動作を
評価できる測定評価技術を提供できる優れた特長を持っ
ている。また、本発明は市販の信号発生器二台を使用す
ることで実現可能なため、特に今までの一般装置以外の
特別な装置を必要としない等、優れた特長も兼ね備えて
いる。
回路の評価方法および評価装置によれば、従来のＰＮパ
ターン発生器という特別な装置を使用せず、一般装置で
ある二台の信号発生器を使用して評価用の入力パターン
を作成することができるので、ＰＮパターン発生器の実
現できないクロック周波数範囲に於ても、超高速動作を
評価できる測定評価技術を提供できる優れた特長を持っ
ている。また、本発明は市販の信号発生器二台を使用す
ることで実現可能なため、特に今までの一般装置以外の
特別な装置を必要としない等、優れた特長も兼ね備えて
いる。
【００１９】さらに、請求項２の発明によれば、回路動
作に最も適した入力パターンで回路を評価できる利点が
ある。
作に最も適した入力パターンで回路を評価できる利点が
ある。
【図１】本発明の一実施例を示す評価装置のブロック図
【図２】（ａ），（ｂ）は上記実施例の動作を示すタイ
ムチャート
ムチャート
【図３】（ａ），（ｂ）は上記実施例の測定例を示す観
測波形図
測波形図
【図４】上記実施例と従来の評価方法の評価結果の比較
図
図
【図５】従来例の評価システムの構成図
２…データラッチ・フリップフロップ（被評価回路）、
３ａ，３ｂ…移相器、４ａ，４ｂ…信号分岐装置、５…
サンプリングスコープ、ＳＳＧ１…第１の標準信号発生
器、ＳＳＧ２…第２の標準信号発生器。
３ａ，３ｂ…移相器、４ａ，４ｂ…信号分岐装置、５…
サンプリングスコープ、ＳＳＧ１…第１の標準信号発生
器、ＳＳＧ２…第２の標準信号発生器。
Claims (3)
- 【請求項１】 少なくとも２つの入力端子を有する被
評価回路の該入力端子のそれぞれに一定の比率で周波数
の異なる周期信号を入力し、前記被評価回路の出力波形
を観測して、前記入力に見合う結果が得られるか否かに
より回路動作を評価することを特徴とする回路の評価方
法。 - 【請求項２】 被評価回路がデータ入力端子とクロッ
ク入力端子と真信号またはその補信号の出力端子を有す
る識別器等の回路であり、第１の周期信号を前記データ
入力端子に接続し、前記第１の周期信号の出力周波数の
丁度２．５倍の周波数の第２の周期信号を前記クロック
入力端子に接続し、前記被評価回路の真信号またはその
補信号の出力端子の出力波形を観測し、該出力波形の情
報として、１１０１０または００１０１が得られれば正
常動作と判断することを特徴とする請求項１記載の回路
の評価方法。 - 【請求項３】 少なくとも２つの入力端子を有する被
評価回路の動作を評価する評価装置であって、第１の周
期信号を発生する第１の信号発生器と、該第１の周期信
号の周波数を一定比率倍した周波数の第２の周期信号を
発生する第２の信号発生器と、前記第１の信号発生器ま
たは前記第２の信号発生器の周期信号の位相を変化でき
る手段とを具備し、前記第１の信号発生器および前記第
２の信号発生器の各周期信号を前記被評価回路入力端子
のそれぞれに接続し、該被評価回路の出力端子に出力波
形を観測する測定手段を接続することを特徴とする回路
の評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008864A JP2634092B2 (ja) | 1991-01-29 | 1991-01-29 | 回路の評価方法および評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008864A JP2634092B2 (ja) | 1991-01-29 | 1991-01-29 | 回路の評価方法および評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04252977A true JPH04252977A (ja) | 1992-09-08 |
| JP2634092B2 JP2634092B2 (ja) | 1997-07-23 |
Family
ID=11704562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3008864A Expired - Lifetime JP2634092B2 (ja) | 1991-01-29 | 1991-01-29 | 回路の評価方法および評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634092B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5984168A (ja) * | 1982-11-08 | 1984-05-15 | Hitachi Micro Comput Eng Ltd | 測定装置 |
-
1991
- 1991-01-29 JP JP3008864A patent/JP2634092B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5984168A (ja) * | 1982-11-08 | 1984-05-15 | Hitachi Micro Comput Eng Ltd | 測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2634092B2 (ja) | 1997-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7332926B2 (en) | Semiconductor test apparatus | |
| US10929102B2 (en) | True random number generator | |
| KR100269704B1 (ko) | 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로 | |
| US4881040A (en) | Signal generator for producing accurately timed pulse groupings | |
| JPS5811780B2 (ja) | デイジタル・デ−タ伝送方式 | |
| US5663970A (en) | Circuit and method for testing frequencies | |
| KR0165683B1 (ko) | 동기 회로 | |
| US4229824A (en) | Method and apparatus for synchronizing electrical signals | |
| US6064212A (en) | Method for determining the transmission characteristics of an electric line | |
| US5940467A (en) | Counting circuit | |
| JPH0476473A (ja) | 論理比較回路 | |
| JPS62213412A (ja) | 周波数逓倍回路 | |
| JPH04252977A (ja) | 回路の評価方法および評価装置 | |
| US6680992B1 (en) | Clock identification and reproduction circuit | |
| EP0486132B1 (en) | Frequency division network having low phase noise | |
| EP0880825B1 (en) | Counting circuit | |
| JP2628182B2 (ja) | アナログーディジタル混成ｉｃ用試験装置 | |
| JPH01287483A (ja) | アナログ−ディジタル混成ｉｃ用試験装置 | |
| JP3329081B2 (ja) | Ｄｕｔの良否判定回路 | |
| JPH08274763A (ja) | 遅延時間測定装置 | |
| JPH03226120A (ja) | Ｄ／ａ変換器の試験方法及び試験装置 | |
| JP3054169B2 (ja) | Ｉｃ試験用パターン発生器 | |
| SU1467750A1 (ru) | Многоканальный анализатор | |
| CN118300713A (zh) | 一种测试信号收发通道的信号产生与接收架构 | |
| JPS6320919A (ja) | スプリツトフエ−ズ符号化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 14 |