KR960010758B1 - 주파수 측정회로 - Google Patents

주파수 측정회로 Download PDF

Info

Publication number
KR960010758B1
KR960010758B1 KR1019940014884A KR19940014884A KR960010758B1 KR 960010758 B1 KR960010758 B1 KR 960010758B1 KR 1019940014884 A KR1019940014884 A KR 1019940014884A KR 19940014884 A KR19940014884 A KR 19940014884A KR 960010758 B1 KR960010758 B1 KR 960010758B1
Authority
KR
South Korea
Prior art keywords
signal
clock signal
output
flip
test
Prior art date
Application number
KR1019940014884A
Other languages
English (en)
Other versions
KR960001762A (ko
Inventor
배정환
Original Assignee
엘지반도체 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지반도체 주식회사, 문정환 filed Critical 엘지반도체 주식회사
Priority to KR1019940014884A priority Critical patent/KR960010758B1/ko
Priority to JP7154775A priority patent/JP2684644B2/ja
Priority to US08/496,120 priority patent/US5663970A/en
Publication of KR960001762A publication Critical patent/KR960001762A/ko
Application granted granted Critical
Publication of KR960010758B1 publication Critical patent/KR960010758B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)

Abstract

내용 없음.

Description

주파수 측정회로
제1도는 일반적인 주파수 측정 블록도.
제2도는 (a)는 제1도에서 테스트클럭신호의 파형도.
(b)는 제1도에서 패턴발생기의 출력 파형도.
제3도는 본 발명의 주파수 측정회로에 대한 블록도.
* 도면의 주요부분에 대한 부호의 설명
10-12 : 3상태버퍼 13-15 : 분주기
FF1-FF5 : 플립플롭 XOR : 익스클루시브오아게이트
본 발명은 구형파 클럭신호가 특정한 주파수 범위에서 발생되고 있는지를 측정하는 기술에 관한 것으로, 특히 간단한 시험회로를 이용하여 높은 주파수를 측정하는데 적당하도록한 주파수 측정회로에 관한 것이다.
제1도는 일반적인 주파수 측정 블록도로서 이에 도시한 바와 같이, 시스템 각부의 구동을 총괄제어하고, 논리비교출력을 근거로 피측정회로의 주파수를 판정하는 중앙처리장치(1)와, 중앙처리장치(1)의 제어를 받아 일정한 구형화 클럭 신호를 생성하는 타이밍발생기(2)와, 상기 중앙처리장치(1)의 제어를 받아 기 저장된 패턴데이타를 출력하는 패턴데이타 메모리(3)와, 상기 타이밍발생기(2) 및 패턴데이타 메모리(3)의 출력 신호를 공급받아 특정한 로직패턴을 발생하는 패턴발생기(4)와, 테스트클럭신호(CKT)와 상기 패턴발생기(4)에서 출력되는 클럭신호를 논리비교하여 그에따른 판정신호를 출력하는 논리비교부(5)로 구성된 것으로, 이의 작용을 제2도를 참조하여 설명하면 다음과 같다.
예로써, 제2도에서와 같이 듀티비가 50%인 5MHZ(주기 200ns) 신호의 주파수를 테스트하는 것을 설명한다.
10MHZ의 클럭신호를 측정하기 위하여 타이밍발생기(2)에서 10ns의 타이밍신호를 발생시켜 주파수를 측정하면 10% 이상의 오차를 갖게 되므로 1% 정도의 측정오차를 허용하도록 하기 위해서는 1ns 이하의 타이밍신호를 발생하는 타이밍발생기(2)가 요구된다.
10ns의 타이밍신호를 사용하고자 하는 경우, 중앙처리장치(1)는 타이밍발생기(2)가 10ns 주기의 타이밍신호를 발생하도록 제어신호를 출력하고, 테스트클럭의 하이주기 즉, A점에서 B점까지의 측정을 위한 로직하이데이타 및 B점에서 C점까지의 로우주기를 측정하기 위한 로직 로우데이타를 패턴데이타메모리(3)에 저장시킨다.
이에따라 패턴발생기(4)는 상기 패턴데이타 메모리(3)의 하이 또는 로우데이타와 타이밍발생기(2)의 타이밍출력을 결합하여 10ns주기의 하이 로직패턴 또는 로우로직패턴을 생성하여 이를 출력하게 된다.
그리고, 논리비교부(5)는 패턴발생기(2)에서 출력되는 제2도의 (b)와 같은 10ns의 패턴을 제2도의 (a)와 같은 테스트클럭신호(CKT)의 A점에 동기시켜 연속적으로 비교해서 B점의 위치를 찾는다.
이때, 테스트클럭신호(CKT)가 A점에서 B점까지 변화되는 동안 패턴발생기(4)는 10ns주기의 하이 로직패턴을 연속적으로 출력하게 되고, 11번째의 하이 로직 패턴이 출력되는 순간 논리비교부(5)의 출력이 변환되어 이를 근거로 B점의 위치를 찾을 수 있게 된다.
그리고, 테스트클럭신호(CKT)가 B점에서 C점까지 변화되는 동안 상기 패턴발생기(4)는 10ns주기의 로우 로직패턴을 연속적으로 출력하게 되고, 11번째의 로우 로직패턴이 출력되는 순간 논리비교부(5)의 출력이 변환되는데, 이때, 중앙처리장치(1)는 그때까지 출력된 로우 로직패턴의 수를 체크하여 이를 테스트클럭신호(CKT)의 로우 주기로 간주한다.
따라서, 상기 중앙처리장치(1)는 다음과 같이 연산하여 테스트클럭신호(CKT)의 주파수(FT)를 인지하게 된다.
CKT의 이주기=A~B점 사이에 출력된 하이로직 패턴수×10ns
=10개 × 10ns
=100ns
CKT의 로우주기=B~C점 사이에 출력된 하이로직 패턴수×10ns
=10개 × 10ns
=100ns
이렇게 측정된 5MHZ가 특정한 주파수의 범위에 속하지는, 속하지 않는지를 판정하는 소정의 판정과정을 통해 그 테스트클럭신호(CKT)의 주파수를 판정하게 된다.
그러나, 이와 같은 일반적인 주파수 측정회로에 있어서는 테스트클럭신호의 주파수가 높을수록 고정밀도의 타이밍발생기와 패턴발생기를 필요로 하여 그에따른 비용이 증가되고, 측정하고자 하는 클럭신호의 주파수가 특정 주파수 범위에 속하는지를 판정하는 절차를 필요로 하기 때문에 그만큼 주파수 측정시간이 길어지게 되는 결함이 있었다.
따라서, 본 발명의 목적은 고분해 기능의 타이밍발생기나 패턴발생기를 사용하지 않고도 특정한 주파수범위내에서 구형클럭신호가 발생되고 있는지를 정확하게 측정할 수 있는 간단한 주파수 측정회로를 제공함에 있다.
상기의 목적을 달성하기 위한 본 발명의 주파수 측정회로는 제3도에서와 같이, 플립플롭의 출력신호에 의해 인에이블될 때 상한주파수 클럭신호(CKU), 테스트클럭신호(CKT), 하한주파수 클럭신호(CKL)를 각기 통과시키는 3상태버퍼(10-12)와, 외부로부터 입력되는 리세트신호 () 에 의하여 클리어되고, 상기 3상태버퍼(10-12)를 통해 각기 출력되는 상한주파수 클럭신호(CKU), 테스트클럭신호(CKT), 하한주파수 클럭신호(CKL)를 소정배수로 분주하는 분주기(13-15)와, 외부로부터 입력되는 리세트신호 () 에 의하여 클리어되고, 상기 분주기(13-15)의 출력신호를 클럭신호로 공급받아 그에따른 출력을 발생하는 플립플롭(FF1-FF3)과, 상기 플립플롭(FF1),(FF3)의 출력신호를 클리어신호로 공급되고 상기 플립플롭(FF2)의 출력신호를 클럭신호로 공급받아 그에 따른 출력을 발생하는 플립플롭(FF4),(FF5)과, 상기 플립플롭(FF4),(FF5)의 출력신호를 배타적 오아링하여 테스트신호(TEST)로 출력하는 익스클루시브오아게이트(XOR)로 구성한것으로, 이와같이 구성한 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.
예로써, 테스트클럭신호(CKT)의 주파수가 상한주파수 범위 5.01MHZ와 하한주파수 범위 4.99MHZ 내에 속하는지를 측정하는 과정을 설명한다. 그리고, 여기서 사용되는 분주기는 1000분주용이다.
상한범위 주파수 클럭단자(CKU)에 5.01MHZ(주기:199.6ns)의 클럭신호를 공급하고, 하한범위 주파수 클럭단자(CKL)에 4.99MHZ(주기:200.4ns)의 클럭신호를 공급하고, 이와 함께 테스트클럭단자(CKT)에 측정하고자 하는 클럭신호를 공급한다.
첫째, 테스트클럭신호(CKT)가 상한주파수 클럭신호(CKU)보다 빠른 경우 즉, 5.01MHZ를 초과하여 5.5MHZ(181.8ns주기)로 입력되는 경우, 분주기(14)의 출력단자(Q1)에서 181.8㎲후 최초로 상승에지신호가 출력되고, 이에 의해 플립플롭(FF2)의 출력단자(Q2)에서 상승에지신호가 출력되며, 이는 플립플롭(FF4),(FF5)의 클럭단자(CLK4),(CLK5)에 각기 공급된다.
그러나, 분주기(13),(15)의 출력단자(Q1),(Q3)에는 아직 로우신호가 출력되고 있으므로 플립플롭(FF1),(FF3)의 클럭단자(CLK1),(CLK3)에 클럭신호가 공급되지 않고 이로인하여 상기 플립플롭(FF4),(FF5)의 클리어단자 () 에 계속 로우신호가 인가되어 이 플립플롭(FF4),(FF5)의 출력단자(Q2),(Q5)에 계속 로우신호가 출력된다.
그리고, 상기 플립플롭(FF2)에서 출력되는 하이신호에 의하여 3상태버퍼(10),(11),(12)가 디스에이블되어 어떠한 클럭신호도 입력되지 못하고, 이에 의해 상기 분주기(13-15)는 그때까지의 상태를 그대로 유지하게 된다.
따라서, 상기 플립플롭(FF4),(FF5)의 출력단자(Q4),(Q5)에서 모두 로우신호가 출력되어 익스클루시브오아게이트(XOR)에서 로우신호가 출력되며, 이는 테스트클럭신호(CKT)가 상한범위와 하한범위내에 속하지 않음을 의미한다.
둘째, 테스트클럭신호(CKT)가 하한주파수 클럭신호(CKL)보다 빠르고 상한주파수 클럭신호(CKU)보다 느린 경우(예, 5.00MHZ:200ns주기), 이때에는 분주기(13)의 출력단자(Q1)에서 199.6㎲후에 최초로 상승에지신호가 출력되고, 이는 플립플롭(FF1)의 클럭신호(CLK1)로 공급되어 그 플립플롭(FF1)의 출력단자(Q1)에서 하이신호가 출력되고, 이는 플립플롭(FF4)의 클리어신호 () 에 공급되어 그가 동작상태에 놓이게 된다.
200㎲후에는 분주기(14)의 출력단자(Q4)에서 상승에지신호가 출력되고, 이는 플립플롭(FF2)의 클럭신호(CLK2)로 공급되어 그 플립플롭(FF2)의 출력단자(Q2)에서 하이신호가 출력되고, 이는 상기 플립플롭(FF4)의 클럭신호(CLK4)로 공급되어 이의 출력단자(Q4)에서 하이신호가 출력된다.
그러나, 상기 플립플롭(FF2)에서 출력되는 하이신호에 의하여 3상태버퍼(10-12)가 디스에이블되어 분주기(13-15)가 더이상 동작하지 못하고, 그때까지의 상태를 유지하게 된다.
결국, 상기 플립플롭(FF4)에서 출력되는 하이신호와 플립플롭(FF5)에서 출력되는 로우신호에 의하여 상기 익스클루시브오아게이트(XOR)에서 하이신호가 출력되며, 이는 테스트클럭신호(CKT)가 상한범위와 하한범위 사이에 존재함을 의미한다.
셋째, 테스트클럭신호(CKT)가 하한주파수 클럭신호(CKL)보다 느린 경우 예로써, 4.99MHZ 이하로, 4.5MHZ(주기:222.2ns)인 경우, 이때에는 분주기(13)의 출력단자(Q1)에서 199.6㎲후에 최초로 상승에지신호가 출력되고, 이는 플립플롭(FF1)의 클럭신호(CLK1)로 공급되어 그 플립플롭(FF1)의 출력단자(Q1)에서 하이신호가 출력되고, 이는 플립플롭(FF4)의 클리어신호 () 에 공급되어 그가 동작상태에 놓이게 된다.
200.4㎲후에는 두번째로 분주기(15)의 출력단자(Q3)에서 상승에지신호가 출력되고, 이는 플립플롭(FF3)의 클럭신호(CLK3)로 공급되어 그 플립플롭(FF3)의 출력단자(Q3)에서 하이신호가 출력되고, 이는 플립플롭(FF5)의 클럭신호(CLK5)로 공급되어 그가 동작상태에 놓이게 된다.
222.2㎲후 마지막으로 분주기(14)의 출력단자(Q2)에서 상승에지신호가 출력되고, 이는 플립플롭(FF2)의 클럭신호(CLK2)로 공급되어 그 플립플롭(FF2)의 출력단자(Q2)에서 하이신호가 출력되고, 이는 플립플롭(FF4),(FF5)의 클럭신호(CLK4)(CLK5)로 공급되어 그들의 출력단자(Q4),(Q5)에서 모두 하이신호가 출력된다.
또한, 상기 플립플롭(FF2)에서 출력되는 하이신호에 의하여 상기 3상태버퍼(10-12)가 모두 디스에이블되며, 분주기(13-15)는 더이상 동작되지 않고 그때까지의 상태를 유지하게 된다.
결국, 상기 플립플롭(FF4),(FF5)에서 출력되는 하이신호에 의하여 익스클루시브오아게이트(XOR)에서 로우신호가 출력되며, 이는 테스트클럭신호(CKT)가 상한범위와 하한범위 사이에 존재하지 않음을 의미한다.
이상에서 상세히 설명한 바와 같이, 본 발명은 고분해기능의 타이밍발생기나 패턴발생기를 사용하지 않고도 분주기 및 플립플롭으로 구성한 간단한 회로를 이용하여 특정한 주파수 범위내에서 구형파클럭신호가 발생되고 있는지를 확인할 수 있게 함으로써 저렴한 비용으로 고주파수의 구형파클럭신호도 정확하게 측정할 수 있는 효과가 있다.

Claims (1)

  1. 플립플롭의 출력신호에 의해 인에이블될 때 상한주파수 클럭신호(CKU), 테스트클럭신호(CKT), 하한주파수 클럭신호(CKL)를 각기 통과시키는 3상태버퍼(10-12)와, 외부로부터 입력되는 리세트신호 () 에 의하여 클리어되고, 상기 3상태버퍼(10-12)를 통해 각기 출력되는 상한주파수 클럭신호(CKU), 테스트클럭신호(CKT), 하한주파수 클럭신호(CKL)를 소정배수로 분주하는 분주기(13-15)와, 외부로부터 입력되는 리세트신호 () 에 의하여 클리어되고, 상기 분주기(13-15)의 출력신호를 클럭신호로 공급받아 그에따른 출력을 발생하는 플립플롭(FF1-FF3)과, 상기 플립플롭(FF1),(FF3)의 출력신호를 클리어신호로 공급받고 상기 플립플롭(FF2)의 출력신호를 클럭신호로 공급받아 그에 따른 출력을 발생하는 플립플롭(FF4),(FF5)과, 상기 플립플롭(FF4),(FF5)의 출력신호를 배타적 오아링하여 테스트신호(TEST)로 출력하는 익스클루시브오아게이트(XOR)로 구성한 것을 특징으로 하는 주파수 측정회로.
KR1019940014884A 1994-06-27 1994-06-27 주파수 측정회로 KR960010758B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940014884A KR960010758B1 (ko) 1994-06-27 1994-06-27 주파수 측정회로
JP7154775A JP2684644B2 (ja) 1994-06-27 1995-06-21 周波数テスト回路及びテスト方法
US08/496,120 US5663970A (en) 1994-06-27 1995-06-27 Circuit and method for testing frequencies

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940014884A KR960010758B1 (ko) 1994-06-27 1994-06-27 주파수 측정회로

Publications (2)

Publication Number Publication Date
KR960001762A KR960001762A (ko) 1996-01-25
KR960010758B1 true KR960010758B1 (ko) 1996-08-08

Family

ID=19386433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940014884A KR960010758B1 (ko) 1994-06-27 1994-06-27 주파수 측정회로

Country Status (3)

Country Link
US (1) US5663970A (ko)
JP (1) JP2684644B2 (ko)
KR (1) KR960010758B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2985056B2 (ja) * 1995-09-29 1999-11-29 日本プレシジョン・サーキッツ株式会社 Ｉｃ試験装置
US5930275A (en) * 1996-06-06 1999-07-27 Tandem Computers Incorporated Clock error detection circuit
JP3355370B2 (ja) * 2000-03-31 2002-12-09 名古屋大学長 周波数変化測定装置
KR100480387B1 (ko) * 2002-10-09 2005-04-07 엘지산전 주식회사 주파수 측정기
US7355384B2 (en) * 2004-04-08 2008-04-08 International Business Machines Corporation Apparatus, method, and computer program product for monitoring and controlling a microcomputer using a single existing pin
FR2899404A1 (fr) * 2006-03-28 2007-10-05 St Microelectronics Sa Estimation de gigue d'un signal d'horloge
JP4805710B2 (ja) * 2006-03-31 2011-11-02 シスメックス株式会社 検体分析装置
US7272078B1 (en) * 2006-10-12 2007-09-18 Telefonaktiebolaget L M Ericsson (Publ) Efficient clock calibration in electronic equipment
US7881895B2 (en) * 2008-05-27 2011-02-01 Sony Ericsson Mobile Communications Ab Methods of calibrating a clock using multiple clock periods with a single counter and related devices and methods
US20100303185A1 (en) * 2009-06-02 2010-12-02 Jacobus Cornelis Haartsen Methods of Operating Wireless Communications Devices Including Detecting Times of Receipt of Packets and Related Devices
DE102010046880A1 (de) * 2010-09-29 2012-03-29 Phoenix Contact Gmbh & Co. Kg Verfahren und Anordnung zur Frequenzbestimmung
CN102323530B (zh) * 2011-05-26 2014-07-02 北京星网锐捷网络技术有限公司 测试时钟装置及测试方法
CN114895172A (zh) * 2022-05-10 2022-08-12 常超 一种基于fpga的芯片测试方法及系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629028B2 (ja) * 1988-08-10 1997-07-09 株式会社日立製作所 クロック信号供給方法および装置
US5199008A (en) * 1990-03-14 1993-03-30 Southwest Research Institute Device for digitally measuring intervals of time
JPH04248481A (ja) * 1991-02-01 1992-09-03 Advantest Corp Ｉｃ試験装置の論理比較回路
JPH05259848A (ja) * 1992-03-11 1993-10-08 Nec Corp クロック発生装置
KR950005940B1 (ko) * 1992-12-29 1995-06-07 재단법인한국전자통신연구소 클럭 감시 회로
US5442278A (en) * 1993-09-24 1995-08-15 Acer Peripherals, Inc. Apparatus for detecting the frequency of an input signal by counting pulses during an input signal cycle
JP3125562B2 (ja) * 1994-03-10 2001-01-22 富士電機株式会社 クロック発生回路

Also Published As

Publication number Publication date
JP2684644B2 (ja) 1997-12-03
KR960001762A (ko) 1996-01-25
US5663970A (en) 1997-09-02
JPH0862262A (ja) 1996-03-08

Similar Documents

Publication Publication Date Title
KR960010758B1 (ko) 주파수 측정회로
KR100997086B1 (ko) 지터측정장치 및 시험장치
US6263463B1 (en) Timing adjustment circuit for semiconductor test system
KR100506777B1 (ko) 반도체 테스트 시스템을 위한 글리치 검출
US4998025A (en) Device for generating strobe pulses with a desired timing
JPH1010179A (ja) 遅延素子試験装置および試験機能を有する集積回路
US7080302B2 (en) Semiconductor device and test system therefor
US7421634B2 (en) Sequential scan based techniques to test interface between modules designed to operate at different frequencies
US3919637A (en) Logic circuit fault detector
US5781038A (en) High speed phase locked loop test method and means
US6892333B2 (en) IC measuring device
US5047712A (en) Circuit for inverting the latter half of pattern output from device under test
US20050240846A1 (en) Accurate Generation of Scan Enable Signal when Testing Integrated Circuits Using Sequential Scanning Techniques
EP1226447A2 (en) High resolution skew detection apparatus and method
KR960002275B1 (ko) 집적회로 검사장치
JP2591849B2 (ja) テスト回路
JP2003294812A (ja) 半導体装置
JP4130711B2 (ja) 半導体試験装置
JP2634092B2 (ja) 回路の評価方法および評価装置
JP2002350509A (ja) 半導体装置
KR940002724Y1 (ko) 다중핀 디지탈 ic 시험회로
SU1467750A1 (ru) Многоканальный анализатор
JP3066074U (ja) 半導体試験装置
JPH01267473A (ja) 集積回路試験回路
JPS6398576A (ja) 波形パタ−ン発生装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee