KR960001762A - 주파수 측정회로 - Google Patents

주파수 측정회로 Download PDF

Info

Publication number
KR960001762A
KR960001762A KR1019940014884A KR19940014884A KR960001762A KR 960001762 A KR960001762 A KR 960001762A KR 1019940014884 A KR1019940014884 A KR 1019940014884A KR 19940014884 A KR19940014884 A KR 19940014884A KR 960001762 A KR960001762 A KR 960001762A
Authority
KR
South Korea
Prior art keywords
clock signal
flip
signal
flops
output
Prior art date
Application number
KR1019940014884A
Other languages
English (en)
Other versions
KR960010758B1 (ko
Inventor
배정환
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940014884A priority Critical patent/KR960010758B1/ko
Priority to JP7154775A priority patent/JP2684644B2/ja
Priority to US08/496,120 priority patent/US5663970A/en
Publication of KR960001762A publication Critical patent/KR960001762A/ko
Application granted granted Critical
Publication of KR960010758B1 publication Critical patent/KR960010758B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

본 발명은 구형파 클럭신호가 특정한 주파수 범위에서 발생되고 있는지를 측정하는 기술에 관한 것으로, 일반적인 주파수 측정회로에 있어서는 테스트클럭신호의 주파수가 높을수록 고정밀도의 타이밍발생기와 패턴 발생기를 필요로하여 그에따른 비용이 증가되고, 측정하고자 하는 클럭신호의 주파수가 특정 주파수 범위에 속하는지를 판정하는 절차를 필요로하기 때문에 그만큼 주파수 측정시간이 길어지게 되는 결함이 있었는 바, 본 발명은 이를 해결하기 위하여 분주기 및 플립플롭으로 구성한 간단한 회로를 이용하여 특정한 주파수 범위 내에서 구형파클럭신호가 발생되고 있는지를 확인할 수 있게 함으로써 저렴한 비용으로 고주파수의 구형파클럭 신호도 정확하게 측정할 수 있게 하였다.

Description

주파수 측정회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 주파수 측정회로에 대한 블록도.

Claims (1)

  1. 플립플롭의 출력신호에 의해 인에이블될때 상한 주파수 클럽신호(CKU), 테스트 클럭신호(CKT), 하한주파수 클럭신호(CKL)를 각기 통과시키는 3상태버퍼(10-12)와, 외부로부터 입력되는 리세트신호(RE)에 의하여 클리어되고, 상기 3상태버퍼(10-12)를 통해 각기 출력되는 상판주파수 클럭신호(CKU), 테스트클럭신(CKT), 하한주파수 클럭신호 (CKL)를 소전배수로 분주하는 분주기(13-15_와, 외부로부터 입력되는 리세트신호(RE)에 의하여 클리어되고, 상기 분주기(13-15)의 출력신호를 클럭신호로 공급받아 그에 따른 출력을 발생하는 플립플롭(FF1-FF3)과, 상기 플립플롭(FF1), (FF3)의 출력신호를 클리어신호로 공급받고 상기 플립폴롭(FF2)의 출력신호를 클럽신호로 공급받아 그에 따른 출력을 발생하는 플립플롭(FF4), (FF5)과, 상기 플립플롭(FF4), (FF5)의 출력신호를 배타적아오링하여 테스트신호(TEST)로 출력하는 익스클루시브오아게이트(XOR)로 구성한 것을 특징으로 하는 주파수 측정회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940014884A 1994-06-27 1994-06-27 주파수 측정회로 KR960010758B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940014884A KR960010758B1 (ko) 1994-06-27 1994-06-27 주파수 측정회로
JP7154775A JP2684644B2 (ja) 1994-06-27 1995-06-21 周波数テスト回路及びテスト方法
US08/496,120 US5663970A (en) 1994-06-27 1995-06-27 Circuit and method for testing frequencies

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940014884A KR960010758B1 (ko) 1994-06-27 1994-06-27 주파수 측정회로

Publications (2)

Publication Number Publication Date
KR960001762A true KR960001762A (ko) 1996-01-25
KR960010758B1 KR960010758B1 (ko) 1996-08-08

Family

ID=19386433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940014884A KR960010758B1 (ko) 1994-06-27 1994-06-27 주파수 측정회로

Country Status (3)

Country Link
US (1) US5663970A (ko)
JP (1) JP2684644B2 (ko)
KR (1) KR960010758B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480387B1 (ko) * 2002-10-09 2005-04-07 엘지산전 주식회사 주파수 측정기

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2985056B2 (ja) * 1995-09-29 1999-11-29 日本プレシジョン・サーキッツ株式会社 Ｉｃ試験装置
US5930275A (en) * 1996-06-06 1999-07-27 Tandem Computers Incorporated Clock error detection circuit
JP3355370B2 (ja) * 2000-03-31 2002-12-09 名古屋大学長 周波数変化測定装置
US7355384B2 (en) * 2004-04-08 2008-04-08 International Business Machines Corporation Apparatus, method, and computer program product for monitoring and controlling a microcomputer using a single existing pin
FR2899404A1 (fr) * 2006-03-28 2007-10-05 St Microelectronics Sa Estimation de gigue d'un signal d'horloge
JP4805710B2 (ja) * 2006-03-31 2011-11-02 シスメックス株式会社 検体分析装置
US7272078B1 (en) * 2006-10-12 2007-09-18 Telefonaktiebolaget L M Ericsson (Publ) Efficient clock calibration in electronic equipment
US7881895B2 (en) * 2008-05-27 2011-02-01 Sony Ericsson Mobile Communications Ab Methods of calibrating a clock using multiple clock periods with a single counter and related devices and methods
US20100303185A1 (en) * 2009-06-02 2010-12-02 Jacobus Cornelis Haartsen Methods of Operating Wireless Communications Devices Including Detecting Times of Receipt of Packets and Related Devices
DE102010046880A1 (de) * 2010-09-29 2012-03-29 Phoenix Contact Gmbh & Co. Kg Verfahren und Anordnung zur Frequenzbestimmung
CN102323530B (zh) * 2011-05-26 2014-07-02 北京星网锐捷网络技术有限公司 测试时钟装置及测试方法
CN114895172A (zh) * 2022-05-10 2022-08-12 常超 一种基于fpga的芯片测试方法及系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629028B2 (ja) * 1988-08-10 1997-07-09 株式会社日立製作所 クロック信号供給方法および装置
US5199008A (en) * 1990-03-14 1993-03-30 Southwest Research Institute Device for digitally measuring intervals of time
JPH04248481A (ja) * 1991-02-01 1992-09-03 Advantest Corp Ｉｃ試験装置の論理比較回路
JPH05259848A (ja) * 1992-03-11 1993-10-08 Nec Corp クロック発生装置
KR950005940B1 (ko) * 1992-12-29 1995-06-07 재단법인한국전자통신연구소 클럭 감시 회로
US5442278A (en) * 1993-09-24 1995-08-15 Acer Peripherals, Inc. Apparatus for detecting the frequency of an input signal by counting pulses during an input signal cycle
JP3125562B2 (ja) * 1994-03-10 2001-01-22 富士電機株式会社 クロック発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480387B1 (ko) * 2002-10-09 2005-04-07 엘지산전 주식회사 주파수 측정기

Also Published As

Publication number Publication date
US5663970A (en) 1997-09-02
JPH0862262A (ja) 1996-03-08
KR960010758B1 (ko) 1996-08-08
JP2684644B2 (ja) 1997-12-03

Similar Documents

Publication Publication Date Title
KR960001762A (ko) 주파수 측정회로
US5181191A (en) Built-in test circuitry providing simple and accurate AC test of digital microcircuits with low bandwidth test equipment and probe stations
KR910009002A (ko) 디지탈 방식의 위상을 동기시키는 방법 및 구조
JPS63175780A (ja) 論理集積回路
JPH1010179A (ja) 遅延素子試験装置および試験機能を有する集積回路
KR910005596A (ko) 라디오 수신기
US8395946B2 (en) Data access apparatus and associated method for accessing data using internally generated clocks
US6799134B2 (en) Characterization of self-timed sequential circuits
KR890011221A (ko) 디지탈위상 비교회로
SU754645A1 (ru) Частотно-фазовый дискриминатор i
JPH09197024A (ja) テスト回路及びこのテスト回路を内蔵したディジタルｉｃ
KR950004257Y1 (ko) 바코드 디코더의 자기진단 검침회로
SU1208609A2 (ru) Анализатор кодовых последовательностей импульсов
SU1674017A1 (ru) Устройство дл контрол динамических параметров и функционировани цифровых интегральных схем
KR950001314A (ko) 하이 임피던스 측정회로
SU1068837A1 (ru) Фазометр
SU449366A1 (ru) Устройство дл измерени фазовой характеристики аппарата магнитной записи
JP2000214223A (ja) 遅延時間の測定方法
JP2551936B2 (ja) 出力レベル測定装置
SU1290195A2 (ru) Многоканальное устройство дл определени знака разности фаз
JPS5798820A (en) Testing circuit for seismometer
KR960042067A (ko) 주파수 테스트 장치
KR960011693A (ko) 바운더리 스캔 구조의 티디오(tdo) 출력 장치
KR910002155A (ko) 페이징 수신기에서의 비트 동기 회로
JPH07151828A (ja) テスト容易化回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee