JP2684644B2

JP2684644B2 - 周波数テスト回路及びテスト方法

Info

Publication number: JP2684644B2
Application number: JP7154775A
Authority: JP
Inventors: ホワンベェジェオング
Original assignee: エルジイ・セミコン・カンパニイ・リミテッド
Priority date: 1994-06-27
Filing date: 1995-06-21
Publication date: 1997-12-03
Anticipated expiration: 2012-12-03
Also published as: US5663970A; JPH0862262A; KR960010758B1; KR960001762A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は矩形波クロック信号が特
定の周波数範囲において発生されているか否かを判定す
る技術に関し、特に簡単な試験回路を用いて高周波数を
測定する周波数テスト回路及びテスト方法に関する。

【０００２】

【従来の技術】図４は、一般の周波数測定装置のブロッ
ク図である。

【０００３】図に示すように、この装置の回路は、
（１）システム各部の駆動の全般を制御し、論理比較パ
ターンを出力し、該論理比較パターンに基づいて被測定
回路３の周波数を明らかにするテスト制御部１と、
（２）テスト制御部１の論理比較パターンに従い、基準
クロック信号ＲＥＦ．ＣＬＫと被測定回路３に入力する
駆動クロック信号ＭＣＬＫとを発生するクロックジェネ
レータ２と、（３）基準クロック信号ＲＥＦ．ＣＬＫを
計数するカウンタ４と、（４）カウンタ４の出力をホー
ルドするラッチ５と、を含んで構成されている。

【０００４】以下、図４に示す一般の周波数測定装置の
動作を図５を参照して説明する。

【０００５】例として図５に示すのように、デューティ
比（duty ratio）が５０％、周波数が１ＭＨｚ（周期１
０００ｎｓ）であって、被測定回路３から出力される信
号の周波数をテストする場合について説明する。

【０００６】基準クロック信号ＲＥＦ．ＣＬＫとして周
波数１０ＭＨｚのクロック信号、すなわち周期１００ｎ
ｓのタイミング信号を発生して周波数を測定する場合に
は、誤差は１０％以上になる。誤差を１％程度に維持す
るためには、クロックジェネレータ２には、周期１０ｎ
ｓ以下のタイミング信号、すなわち周波数１００ＭＨｚ
以上の基準クロック信号ＲＥＦ．ＣＬＫを発生する性能
が要求される。

【０００７】周期１０ｎｓのタイミング信号、すなわち
周波数１００ＭＨｚの基準クロック信号ＲＥＦ．ＣＬＫ
を用いる場合には、テスト制御部１は、制御ロジックか
ら制御信号を発生してクロックジェネレータ２に送り、
これによって、クロックジェネレータ２は、周期１０ｎ
ｓの基準クロック信号ＲＥＦ．ＣＬＫを発生するように
セットされる。つまり、クロックジェネレータ２に制御
信号が送られて、図５のＡ点からＢ点までの低電圧の時
間を測定するためと、Ｂ点からＣ点までの高電圧の時間
を測定するためとに、周期１０ｎｓのクロック信号が発
生されるようになる。

【０００８】この制御信号に応じて、クロックジェネレ
ータ２は駆動クロック信号ＭＣＬＫと基準クロック信号
ＲＥＦ．ＣＬＫとを発生する。駆動クロック信号ＭＣＬ
Ｋは被測定回路３に、基準クロック信号ＲＥＦ．ＣＬＫ
はカウンタ４にそれぞれ送られる。

【０００９】そこで、カウンタ４の計数出力値は、ラッ
チ５にホールドされ、テスト制御部１はラッチ５のデー
タを読みとる。このようにして、被測定回路３から発生
されるクロック信号ＣＫ_Tの周波数が計算され、合格／
不合格が判定される。

【００１０】このとき、被測定回路３から発生されるク
ロック信号ＣＫ_TがＡ点からＢ点まで移動する間、クロ
ックジェネレータ２は周期１０ｎｓの基準クロック信号
を連続して出力する。次に、５１番目のクロック信号が
出力される瞬間には、カウンタ４の出力が変更され、ラ
ッチ５にホールドされる。これに基づいて、Ｂ点までの
基準クロック数がわかる。

【００１１】被測定回路３から発生されるクロック信号
ＣＫ_TがＢ点からＣ点まで移動する間も、同様の方法で
基準クロック数がカウントされる。

【００１２】この動作の間に、テスト制御部１は次のよ
うな計算を実行して、被測定回路３から発生されるクロ
ック信号ＣＫ_Tの周波数を認知する。

【００１３】

【数１】ＣＫ_Tが低電圧の時間＝Ａ〜Ｂ点の間に出力さ
れた基準クロック数×１０ｎｓ＝５０×１０ｎｓ＝５００ｎｓ

【００１４】

【数２】ＣＫ_Tが高電圧の時間＝Ｂ〜Ｃ点の間に出力さ
れた基準クロック数×１０ｎｓ＝５０×１０ｎｓ＝５００ｎｓ

【００１５】

【数３】ＣＫ_Tの周波数Ｆ₁ ＝１ｓｅｃ／（５００＋５
００）ｎｓ＝１ＭＨｚこのように測定された１ＭＨｚが、特定の周波数の範囲
に属しているかについての判定に供されて、被測定回路
から発生されるクロック信号の周波数がテストされる。

【００１６】

【発明が解決しようとする課題】しかしながら、このよ
うな一般の周波数テスト回路及びテスト方法において
は、被測定回路から発生されるクロック信号の周波数が
高くなると、クロックジェネレータはより高周波の基準
クロック信号を発生する必要があり、このための費用も
増加する。更に、測定しようとするクロック信号の周波
数が特定の周波数の範囲に属するか否かを判定する手順
が必要となり、周波数測定時間が長くなるという問題が
あった。

【００１７】本発明の目的は、上記問題点を解決し、高
分解能のタイミング発生器やパターン発生器を用いるこ
となく、特定の周波数の範囲内において矩形波クロック
信号が発生しているか否かを正確に判定することが可能
な簡単な周波数テスト回路及びテスト方法を提供するこ
とにある。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に、本発明の周波数テスト回路は、被測定回路が発生す
るクロック信号の周波数が規定の周波数範囲内にあるか
否かを判定するための周波数テスト回路であって、
（１）上記被測定回路に設計クロック信号を発生させる
駆動クロック信号を供給し、上記被測定回路の規格上限
周波数のクロック信号と上記被測定回路の規格下限周波
数のクロック信号とを発生するクロックジェネレータ
と、（２）上記クロックジェネレータの上記規格上限周
波数のクロック信号を伝送または遮断する第１伝達手段
と、（３）上記被測定回路が発生するクロック信号を伝
送または遮断する第２伝達手段と、（４）上記クロック
ジェネレータの上記規格下限周波数のクロック信号を伝
送または遮断する第３伝達手段と、（５）上記第１伝達
手段に接続され、入力されるクロック数をリセット信号
がイネーブル状態になった瞬間から計数し、該クロック
数が所定のクロック数に到達すると出力電圧を変更する
第１レース手段と、（６）上記第２伝達手段に接続さ
れ、入力されるクロック数をリセット信号がイネーブル
状態になった瞬間から計数し、該クロック数が所定のク
ロック数に到達すると出力電圧を変更し、該出力は、上
記第１伝達手段と上記第２伝達手段と上記第３伝達手段
とに制御信号として供給される第２レース手段と、
（７）上記第３伝達手段に接続され、入力されるクロッ
ク数をリセット信号がイネーブル状態になった瞬間から
計数し、該クロック数が所定のクロック数に到達すると
出力電圧を変更する第３レース手段と、（８）上記第１
レース手段の出力と上記第２レース手段の出力と上記第
３レース手段の出力とをそれぞれ入力として受け、上記
第１レース手段の出力が最初に変化し、次に上記第２レ
ース手段の出力が変化した場合にのみ合格信号を出力す
る判定回路と、を含んでなることを特徴とする。

【００１９】この場合、上記第１伝達手段と上記第２伝
達手段と上記第３伝達手段とは、それぞれ３状態バッフ
ァからなることを特徴とする。

【００２０】またこの場合、上記第１レース手段と上記
第２レース手段と上記第３レース手段とは、それぞれ第
１分周器と第１フリップフロップ、第２分周器と第２フ
リップフロップ、第３分周器と第３フリップフロップと
で構成することを特徴とする。

【００２１】またこの場合、上記第１レース手段と上記
第２レース手段と上記第３レース手段とは、それぞれ第
１カウンタと第１フリップフロップ、第２カウンタと第
２フリップフロップ、第３カウンタと第３フリップフロ
ップとで構成することを特徴とする。

【００２２】またこの場合、上記判定回路は、（１）上
記第１レース手段の出力をクリア端子から入力され、上
記第２レース手段の出力をクロック信号入力端子から入
力される第４フリップフロップと、（２）上記第３レー
ス手段の出力をクリア端子から入力され、上記第２レー
ス手段の出力をクロック信号入力端子から入力される第
５フリップフロップと、（３）上記第４フリップフロッ
プの出力信号と上記第５フリップフロップの出力信号と
を入力として受ける排他的ＯＲ回路と、から構成される
ことを特徴とする。

【００２３】また本発明の周波数テスト方法は、被測定
回路が発生するクロック信号の周波数が規定の周波数範
囲内にあるか否かを判定するための周波数テスト方法で
あって、上記被測定回路に設計クロック信号を発生させ
る駆動クロック信号を供給し、クロックジェネレータか
ら上記被測定回路の規格上限周波数のクロック信号と上
記被測定回路の規格下限周波数のクロック信号とを発生
させる段階と、上記被測定回路が発生するクロック信号
と上記クロックジェネレータが発生する上記被測定回路
の上記規格上限周波数のクロック信号と上記クロックジ
ェネレータが発生する上記被測定回路の上記規格下限周
波数のクロック信号との計数を同時に開始し、それらの
クロック数が所定のクロック数に到達するとそれぞれ信
号を発生する段階と、上記規格上限周波数のクロック信
号の計数結果が最初に所定のクロック数に到達し、次に
上記被測定回路が発生するクロック信号の計数結果が所
定のクロック数に到達した場合にのみ合格信号を出し、
それ以外の場合には不合格信号を出す段階と、からなる
ことを特徴とする。

【００２４】

【作用】クロックジェネレータが発生する規格上限周波
数のクロック信号は第１伝達手段を経由して第１レース
手段に、クロックジェネレータが発生する駆動クロック
信号によって発生した被測定回路のクロック信号は第２
伝達手段を経由して第２レース手段に、クロックジェネ
レータが発生する規格下限周波数のクロック信号は第３
伝達手段を経由して第３レース手段にそれぞれ入力さ
れ、第１〜第３伝達手段は、それぞれ規格上限周波数の
クロック信号と被測定回路のクロック信号と規格下限周
波数のクロック信号とのクロック数を計数し、最初に規
格上限周波数のクロック信号のクロック数が所定のカウ
ント数に達し、次いで被測定回路のクロック信号のクロ
ック数が所定のカウント数に達した場合にのみ判定回路
から合格信号が発生され、その他の場合には不合格信号
が発生されるので、被測定回路のクロック信号の周波数
が規格上限周波数と規格下限周波数との間にあるか否か
を判定することができる。

【００２５】第１〜第３伝達手段を３状態バッファで構
成し、第２レース手段が所定のカウント数に達した場合
の第２レース手段の出力信号を第１〜第３伝達手段の３
状態バッファの制御信号として供給することにより、第
２レース手段が所定のカウント数に達した瞬間以後は、
第１〜第３伝達手段を遮断状態にすることができる。

【００２６】第１〜第３レース手段をそれぞれ分周器と
フリップフロップとで構成することにより、それぞれに
入力されるクロック信号のクロック数を計数することが
できる。

【００２７】あるいは、第１〜第３レース手段をそれぞ
れカウンタとフリップフロップとで構成することによ
り、それぞれに入力されるクロック信号のクロック数を
計数することができる。

【００２８】判定回路を、第１レース手段の出力をクリ
ア端子から入力され第２レース手段の出力をクロック信
号入力端子から入力される第４フリップフロップと、第
３レース手段の出力をクリア端子から入力され第２レー
ス手段の出力をクロック信号入力端子から入力される第
５フリップフロップと、上記第４フリップフロップの出
力信号と上記第５フリップフロップの出力信号とを入力
に受ける排他的ＯＲ回路とから構成することにより、最
初に規格上限周波数のクロック信号のクロック数が所定
のカウント数に達し、次いで被測定回路からのクロック
信号のクロック数が所定のカウント数に達した場合にの
み判定回路から合格信号が発生され、その他の場合には
不合格信号が発生されるようにすることができる。

【００２９】

【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。

【００３０】図１は、本発明の周波数テスト回路の構成
を示すブロック図である。

【００３１】被測定回路３１が発生するクロック信号の
周波数が規定の周波数範囲内にあるか否かを判定するた
めの本発明の周波数テスト回路は、以下の回路を含んで
構成されている。

【００３２】（１）被測定回路３１の設計クロック信号
周波数に基づいて規格上限周波数のクロック信号ＣＫ_u
と規格下限周波数のクロック信号ＣＫ_L、並に、被測定
回路３１に設計クロック信号ＣＫ_Tを発生させるために
供給する駆動クロック信号ＭＣＬＫを発生するクロック
ジェネレータ３２。

【００３３】（２）クロックジェネレータ３２からの規
格上限周波数のクロック信号ＣＫ_uを伝送または遮断す
る第１伝達手段３３。

【００３４】（３）被測定回路３１からのクロック信号
ＣＫ_Tを伝送または遮断する第２伝達手段３４。

【００３５】（４）クロックジェネレータ３２からの規
格下限周波数のクロック信号ＣＫ_Lを伝送または遮断す
る第３伝達手段３５。

【００３６】（５）第１伝達手段３３に接続され、入力
クロック数をリセット信号がイネーブル状態になった瞬
間から計数し、所定のクロック数に到達すると出力電圧
を変更する第１レース手段３６。

【００３７】（６）第２伝達手段３４に接続され、入力
クロック数をリセット信号がイネーブル状態になった瞬
間から計数し、所定のクロック数に到達すると出力電圧
を変更する第２レース手段３７。第２レース手段３７の
出力は、第１伝達手段３３と第２伝達手段３４と第３伝
達手段３５とに制御信号として供給される。

【００３８】（７）第３伝達手段３５に接続され、入力
クロック数をリセット信号がイネーブル状態になった瞬
間から計数し、所定のクロック数に到達すると出力電圧
を変更する第３レース手段３８。

【００３９】（８）第１レース手段３６の出力と第２レ
ース手段３７の出力と第３レース手段３８の出力とをそ
れぞれ入力として受け、第１レース手段３６の出力が最
初に変化し、次に第２レース手段３７の出力が変化した
場合にのみ合格信号を出力する判定回路３９。

【００４０】図２は、図１のクロックジェネレータ３２
と被測定回路３１とから発生されるクロック信号の波形
図である。

【００４１】以下、図２を参照して、本発明の周波数テ
スト回路を、被測定回路３１が適正な周波数のクロック
信号を発生している場合の例に基づいて説明する。本例
においては、被測定回路３１が発生するべきクロック信
号の周波数が１０００ＫＨｚの場合について説明する。

【００４２】被測定回路３１に、設計クロック信号を発
生するように駆動クロック信号ＭＣＬＫを供給すると、
被測定回路３１は、図２のＢに示すような１０００ＫＨ
ｚのクロック信号ＣＫ_Tを発生する。更にこの場合に
は、クロックジェネレータ３２は、１００１ＫＨｚの規
格上限周波数のクロック信号ＣＫ_u（図２のＡ）及び９
９９ＫＨｚの規格下限周波数のクロック信号ＣＫ_L（図
２のＣ）とを、被測定回路３１の設計クロック信号の値
に基づいて発生する。

【００４３】第１レース手段３６と第２レース手段３７
と第３レース手段３８とにリセット信号が供給される
と、レースが開始される。すなわち、第１レース手段３
６と第２レース手段３７と第３レース手段３８とは、所
定のパルス数、１０００パルスを計数し、最初に計数を
終わったレース手段が出力を変更する。

【００４４】第１レース手段３６と第２レース手段３７
と第３レース手段３８とは、同数のパルス数（この場合
は１０００パルス）の計数を終わった時に出力を発生す
るので、実際には、第１レース手段３６が最初に出力を
発生する。次に第２レース手段３７が計数を終わって出
力を発生する。第２レース手段３７の出力は、第１伝達
手段３３と第２伝達手段３４と第３伝達手段３５とに制
御信号として接続されているので、第２レース手段３７
が出力を発生した瞬間に、全ての伝達手段３３〜３５は
信号の伝達を遮断する。この場合には、レース結果の解
析に基づいて合格／不合格を判定する判定回路３９は、
合格信号を発生する。

【００４５】次に、被測定周波数が規格上限周波数より
も高い場合には、第２レース手段３７の出力は、第１レ
ース手段３６の出力よりも早く出力されて、全ての伝達
手段（３３〜３５）の信号の伝達が遮断されるので、こ
の場合には、判定回路３９は不合格信号を発生する。

【００４６】更に、被測定周波数が規格下限周波数より
も低い場合には、第１レース手段３６と第３レース手段
３８の出力が先に出力を発生するので、この場合には、
判定回路３９は不合格信号を発生する。

【００４７】さて、本発明の具体的な１実施例を、図３
を用いて更に説明する。

【００４８】図３に示すように、本発明の周波数テスト
回路は、（１）第２フリップフロップＦＦ２の出力信号
によってイネーブル状態にされると、規格上限周波数ク
ロック信号ＣＫ_uと、被測定回路からのクロック信号Ｃ
Ｋ_Tと、規格下限周波数クロック信号ＣＫ_Lとをそれぞれ
通過させる３つの３状態バッファ１０〜１２と、（２）
外部からのリセット信号ＲＥによってクリアされ、上記
３状態バッファ１０〜１２を通じてそれぞれ入力される
規格上限周波数クロック信号ＣＫ_uと、被測定回路から
のクロック信号ＣＫ_Tと、規格下限周波数クロック信号
ＣＫ_Lとを、所定比率で分周する３つの分周器１３〜１
５と、（３）外部からのリセット信号ＲＥによってクリ
アされ、上記３つの分周器１３〜１５の出力信号をそれ
ぞれクロック信号として受け、それらに相当する出力信
号を発生する第１フリップフロップＦＦ１と第２フリッ
プフロップＦＦ２と第３フリップフロップＦＦ３と、
（４）第１フリップフロップＦＦ１の出力信号によって
クリアされ、第２フリップフロップＦＦ２の出力信号を
クロック信号として受け、それに相当する出力を発生す
る第４フリップフロップＦＦ４と、第３フリップフロッ
プＦＦ３の出力信号によってクリアされ、第２フリップ
フロップＦＦ２の出力信号をクロック信号として受け、
それに相当する出力を発生する第５フリップフロップＦ
Ｆ５と、（５）第４フリップフロップＦＦ４の出力信号
と第５フリップフロップＦＦ５の出力信号とを排他的論
理和して、テスト結果信号ＴＥＳＴを出力する排他的Ｏ
ＲゲートＸＯＲと、から構成されている。

【００４９】以下、このように構成した本発明の１実施
例である回路の作用および効果を説明する。

【００５０】例として、被測定回路のクロック信号ＣＫ
_Tの周波数が、規格上限周波数５．０１ＭＨｚと規格下
限周波数４．９９ＭＨｚの範囲内にあるか否かをテスト
する場合の手順について説明する。ここで用いる分周器
は、周波数を１／１０００に分割することができるもの
である。

【００５１】規格上限周波数クロック信号端子に５．０
１ＭＨｚ（周期：１９９．６ｎｓ）の規格上限周波数ク
ロック信号ＣＫ_uを供給し、規格下限周波数クロック信
号端子に４．９９ＭＨｚ（周期：２００．４ｎｓ）の規
格下限周波数クロック信号ＣＫ_Lを供給する。同時に、
被測定回路のクロック信号ＣＫ_Tを３状態バッファ１１
のクロック信号入力端子に供給する。

【００５２】最初に、被測定回路のクロック信号ＣＫ_T
の周波数が規格上限周波数クロック信号ＣＫ_uの周波数
より高い場合の例として、５．０１ＭＨｚを超える５．
５ＭＨｚ（１８１．８ｎｓ周期）の信号が被測定回路か
ら３状態バッファ１１のクロック信号端子に入力された
場合について述べる。

【００５３】この場合には、分周器１４の出力端子Ｑ₁₄
は、１８１．８ｎｓ×１０００＝１８１．８μｓ後に、
上昇エッジ信号を出力する。これによって、第２フリッ
プフロップＦＦ２の出力端子Ｑ₂から上昇エッジ信号が
出力され、この信号は、第４フリップフロップＦＦ４の
クロック信号端子ＣＬＫ₄と第５フリップフロップＦＦ
５のクロック信号端子ＣＬＫ₅とにそれぞれ供給され
る。

【００５４】しかしながら、分周器１３の出力端子Ｑ₁₃
と分周器１５の出力端子Ｑ₁₅とは、依然として低電位信
号を出力しているので、第１フリップフロップＦＦ１の
クロック信号端子ＣＬＫ₁と第３フリップフロップＦＦ
３のクロック信号端子ＣＬＫ₃とにはクロック信号は供
給されない。このため、第４フリップフロップＦＦ４の
クリア端子ＣＬＲ₄と第５フリップフロップＦＦ５のク
リア端子ＣＬＲ₅とには引き続き低電位信号が供給さ
れ、その結果、第４フリップフロップＦＦ４の出力端子
Ｑ₄と第５フリップフロップＦＦ５の出力端子Ｑ₅とから
は引き続き低電位信号が出力される。

【００５５】更に、フリップフロップＦＦ２から出力さ
れる高電位信号によって３状態バッファ１０〜１２は割
込み禁止（disable）されており、その結果、如何なる
クロック信号も入力されない。従って、分周器１３〜１
５は、以前の状態のままに維持される。

【００５６】従って、フリップフロップＦＦ４の出力端
子Ｑ₄とフリップフロップＦＦ５の出力端子Ｑ₅とからは
低電位信号が出力され、排他的ＯＲゲートＸＯＲから低
電位信号が出力される。これは、被測定回路からのクロ
ック信号ＣＫ_Tの周波数が規格上限周波数と規格下限周
波数との範囲内にないことを意味する。

【００５７】次に、被測定回路のクロック信号ＣＫ_Tの
周波数が、規格下限周波数のクロック信号ＣＫ_Lの周波
数よりも高く、規格上限周波数クロック信号ＣＫ_uの周
波数より低い場合（すなわち周波数５．００ＭＨｚ、周
期２００ｎｓ）について述べる。この場合には、分周
器１３の出力端子Ｑ₁₃は１９９．６μｓ後に、上昇エッ
ジ信号を出力する。この信号は、第１フリップフロップ
ＦＦ１のクロック信号端子ＣＬＫ₁に供給されて、フリ
ップフロップＦＦ１の出力端子Ｑ₁は高電位信号を出力
する。次いで、この信号は第４フリップフロップＦＦ４
のクリア信号端子ＣＬＲ₄に供給され、第４フリップフ
ロップＦＦ４は動作状態になる。

【００５８】２００μｓ後に、分周器１４の出力端子Ｑ
₁₄から上昇エッジ信号が出力され、この信号は第２フリ
ップフロップＦＦ２のクロック信号端子ＣＬＫ₂に供給
される。そこで、第２フリップフロップＦＦ２の出力信
号が第４フリップフロップＦＦ４のクロック信号端子Ｃ
ＬＫ₄に入力され、その結果、フリップフロップＦＦ４
の出力端子Ｑ₄から高電位信号が出力される。

【００５９】しかしながら、第２フリップフロップＦＦ
２から出力される高電位信号によって、３状態バッファ
１０〜１２は割込み禁止（disable）にされており、分
周器１３〜１５はそれ以上動作せず、以前の状態に維持
される。

【００６０】従って、第４フリップフロップＦＦ４から
出力される高電位信号と、第５フリップフロップＦＦ５
から出力される低電位信号とによって、排他的ＯＲゲー
トＸＯＲから高電位信号が出力される。これは、被測定
回路からのクロック信号ＣＫ_Tの周波数が規格上限周波
数と規格下限周波数との間に存在することを意味する。

【００６１】第３番目に、被測定回路からのクロック信
号ＣＫ_Tの周波数が、規格下限周波数クロック信号ＣＫ_L
の周波数より低い場合、すなわち周波数が４．５ＭＨｚ
（周期：２２２．２ｎｓ）の場合について説明する。

【００６２】この場合には、分周器１３の出力端子Ｑ₁₃
は、１９９．６μｓ後に最初の上昇エッジ信号を出力す
る。この信号は、第１フリップフロップＦＦ１のクロッ
ク信号端子ＣＬＫ₁に供給され、その結果、第１フリッ
プフロップＦＦ１の出力端子Ｑ₁から高電位信号が出力
される。この高電位信号は、フリップフロップＦＦ４の
クリア信号端子ＣＬＲ₄に供給され、第４フリップフロ
ップＦＦ４は動作状態になる。

【００６３】２００．４μｓ後には、分周器１５の出力
端子Ｑ₁₅から上昇エッジ信号が出力され、この信号は、
第３フリップフロップＦＦ３のクロック信号端子ＣＬＫ
₃に供給され、その結果、フリップフロップＦＦ３の出
力端子Ｑ₃から高電位信号が出力される。この高電位信
号は、第５フリップフロップＦＦ５のクリア信号端子Ｃ
ＬＲ₅に供給され、第５フリップフロップＦＦ５は動作
状態になる。

【００６４】最後に、２２２．２μｓ後に分周器１４の
出力端子Ｑ₁₄から上昇エッジ信号が出力され、この信号
は、第２フリップフロップＦＦ２のクロック信号端子Ｃ
ＬＫ₂に供給されて、その結果、第２フリップフロップ
ＦＦ２の出力端子Ｑ₂は高電位信号を出力する。この高
電位信号は、第４フリップフロップＦＦ４のクロック信
号端子ＣＬＫ₄と、第５フリップフロップＦＦ５のクロ
ック信号端子ＣＬＫ₅とに供給され、その結果、第４フ
リップフロップＦＦ４の出力端子Ｑ₄と第５フリップフ
ロップＦＦ５の出力端子Ｑ₅とから共に高電位信号が出
力される。

【００６５】更に、第２フリップフロップＦＦ２から出
力される高電位信号によって、３状態バッファ１０〜１
２はすべて割込み禁止（disable）にされ、分周器１３
〜１５はそれ以上動作せず、以前の状態に維持される。

【００６６】この結果、第４フリップフロップＦＦ４と
第５フリップフロップＦＦ５とから出力される高電位信
号によって、排他的ＯＲゲートＸＯＲから低電位信号が
出力される。これは、被測定回路からのクロック信号Ｃ
Ｋ_Tの周波数が規格上限周波数と規格下限周波数との範
囲内にないことを意味する。

【００６７】分周器１３〜１５に代えて、カウンタを用
いてもよい。

【００６８】

【発明の効果】以上説明したように、本発明によれば、
高分解能のタイミング発生器やパターン発生器またはク
ロックジェネレータ等を使用することなく、分周器また
はカウンタとフリップフロップ等とからなる簡単な回路
を用いて、矩形波クロック信号の周波数が特定の周波数
範囲内において発生しているか否かを判定することがで
き、従って、高周波数の矩形波クロック信号を低廉な費
用で正確にテストすることが可能となるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の周波数テスト回路の構成を示すブロッ
ク図である。

【図２】図１のクロックジェネレータと被測定回路とか
ら発生されるクロック信号の波形図である。

【図３】本発明の周波数テスト回路の１実施例の回路図
である。

【図４】一般の周波数テスト回路の構成を示すブロック
図である。

【図５】図４の被測定回路から発生されるクロック信号
と基準クロック信号との波形図である。

【符号の説明】

３１…被測定回路、３２…クロックジェネレータ、３３
〜３５…第１〜第３伝達手段、３６〜３８…第１〜第３
レース手段、３９…判定回路、１０〜１２…３状態バッ
ファ、１３〜１５…分周器、ＦＦ１〜ＦＦ５…第１〜第
５フリップフロップ、ＸＯＲ…排他的ＯＲゲート

Claims

(57)【特許請求の範囲】

【請求項１】被測定回路が発生するクロック信号の周波
数が規定の周波数範囲内にあるか否かを判定するための
周波数テスト回路であって、（１）上記被測定回路に設
計クロック信号を発生させる駆動クロック信号を供給
し、上記被測定回路の規格上限周波数のクロック信号と
上記被測定回路の規格下限周波数のクロック信号とを発
生するクロックジェネレータと、（２）上記クロックジ
ェネレータの上記規格上限周波数のクロック信号を伝送
または遮断する第１伝達手段と、（３）上記被測定回路
が発生するクロック信号を伝送または遮断する第２伝達
手段と、（４）上記クロックジェネレータの上記規格下
限周波数のクロック信号を伝送または遮断する第３伝達
手段と、（５）上記第１伝達手段に接続され、入力され
るクロック数をリセット信号がイネーブル状態になった
瞬間から計数し、該クロック数が所定のクロック数に到
達すると出力電圧を変更する第１レース手段と、（６）
上記第２伝達手段に接続され、入力されるクロック数を
リセット信号がイネーブル状態になった瞬間から計数
し、該クロック数が所定のクロック数に到達すると出力
電圧を変更し、該出力は、上記第１伝達手段と上記第２
伝達手段と上記第３伝達手段とに制御信号として供給さ
れる第２レース手段と、（７）上記第３伝達手段に接続
され、入力されるクロック数をリセット信号がイネーブ
ル状態になった瞬間から計数し、該クロック数が所定の
クロック数に到達すると出力電圧を変更する第３レース
手段と、（８）上記第１レース手段の出力と上記第２レ
ース手段の出力と上記第３レース手段の出力とをそれぞ
れ入力として受け、上記第１レース手段の出力が最初に
変化し、次に上記第２レース手段の出力が変化した場合
にのみ合格信号を出力する判定回路と、を含んでなることを特徴とする周波数テスト回路。
【請求項２】請求項１に記載の周波数テスト回路におい
て、上記第１伝達手段と上記第２伝達手段と上記第３伝
達手段とは、それぞれ３状態バッファからなることを特
徴とする、請求項１に記載の周波数テスト回路。
【請求項３】請求項１に記載の周波数テスト回路におい
て、上記第１レース手段と上記第２レース手段と上記第
３レース手段とは、それぞれ第１分周器と第１フリップ
フロップ、第２分周器と第２フリップフロップ、第３分
周器と第３フリップフロップとで構成することを特徴と
する請求項１に記載の周波数テスト回路。
【請求項４】請求項１に記載の周波数テスト回路におい
て、上記第１レース手段と上記第２レース手段と上記第
３レース手段とは、それぞれ第１カウンタと第１フリッ
プフロップ、第２カウンタと第２フリップフロップ、第
３カウンタと第３フリップフロップとで構成することを
特徴とする請求項１に記載の周波数テスト回路。
【請求項５】請求項１に記載の周波数テスト回路におい
て、上記判定回路は、（１）上記第１レース手段の出力
をクリア端子から入力され、上記第２レース手段の出力
をクロック信号入力端子から入力される第４フリップフ
ロップと、（２）上記第３レース手段の出力をクリア端
子から入力され、上記第２レース手段の出力をクロック
信号入力端子から入力される第５フリップフロップと、
（３）上記第４フリップフロップの出力信号と上記第５
フリップフロップの出力信号とを入力として受ける排他
的ＯＲ回路と、から構成されることを特徴とする請求項１に記載の周波
数テスト回路。
【請求項６】被測定回路が発生するクロック信号の周波
数が規定の周波数範囲内にあるか否かを判定するための
周波数テスト方法であって、上記被測定回路に設計クロック信号を発生させる駆動ク
ロック信号を供給し、クロックジェネレータから上記被測定回路の規格上限周
波数のクロック信号と上記被測定回路の規格下限周波数
のクロック信号とを発生させる段階と、上記被測定回路が発生するクロック信号と上記クロック
ジェネレータが発生する上記被測定回路の上記規格上限
周波数のクロック信号と上記クロックジェネレータが発
生する上記被測定回路の上記規格下限周波数のクロック
信号との計数を同時に開始し、それらのクロック数が所
定のクロック数に到達するとそれぞれ信号を発生する段
階と、上記規格上限周波数のクロック信号の計数結果が最初に
所定のクロック数に到達し、次に上記被測定回路が発生
するクロック信号の計数結果が所定のクロック数に到達
した場合にのみ合格信号を出し、それ以外の場合には不
合格信号を出す段階と、からなることを特徴とする周波数テスト方法。