SU1467750A1 - Многоканальный анализатор - Google Patents

Abstract

Изобретение относитс  к измерительной технике и .может быть использовано дл  формировани  тестов, а также дл  анализа цифровых потоков данных при контроле микросхем и логических блоков. Целью изобретени   вл етс  расширение класса контролируемых объектов. Устройство содержит триггеры 1.1 - 1 .п, первый блок 2 элементов И, регистр 3, второй блок 4 элементов И, первый блок 5 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй блок 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7. Цель изобретени  достигаетс  за счет введенных дополнительно регистра 3, первого блока 2 элементов И, второго блока 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемента 7 ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил.

Description

Изобретение относится к измерительной технике и может быть использовано для формирования тестов, а также для анализа цифровых потоков данных при контроле микросхем и логических блоков.

Цель изобретения — расширение класса контролируемых объектов.

На чертеже представлена функциональная схема многоканального анализатора.

Анализатор содержит триггеры 1.1 — l.n, первый блок 2 элементов И, регистр 3, второй блок элементов И 4, первый блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5, второй блок 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7'соединен с информационным входом первого триггера 1.1, входы 1—п—1 устройства соединены с информационными входами регистра 3, вход Зп+2 установки в исходное состояние-устройства соединен с входом синхронизации регистра 3 и с входами установки в исходное состояние триггеров 1.1 — l.nS-входом триггера 1.1 и А!-входами триггеров 1.2—l.n, выходы регистра 3 соединены соответственно с первыми входами элементов И 2.1 —2.п— 1 первого блока 2 элементов И, вторые входы которых соединены с выходом триггера l.n, который подключен также к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, выходы элементов И 2.1—2.η—1 первого блока 2 элементов И соединены соответственно с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6.1—6.η — 1 второго блока 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых соединены соответственно с выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5.1—5.η первого блока 5, а выходы соединены с информационными входами триггеров 1.2—l.n, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 5.1—5.η соединены соответственно с выходами элементов И 4.1—4.η второго блока, первые входы которых являются входами п—2п—1 устройства, а вторые соединены с входом Зп-Н управления режимом работы устройства, входы синхронизации триггеров 1.1 — l.n соединены с входом Зп синхронизации устройства, а выходы 2п — — Зп—1 триггеров 1.1 — l.n являются выходами устройства.

Многоканальный анализатор работает следующим образом.

Существует два режима работы устройства — первый режим генератора псевдослучайных последовательностей, второй сигнатурного анализатора. В режиме генератора на вход 3ηψ1 управления режимом работы устройства подается уровень логического нуля, затем на входы 1—η—1 устройства подается логическая комбинация, определяющая конкретный вид обратных связей; положительным перепадом сигнала,_х поданным на вход ЗиЩ2 установки устройст ва в исходное состояние, производится запись информации об обратных связях в регистр 3 и установка в исходное состояние триггеров 1.1 — l.n, затем на вход Зп синхро5 низации устройства подаются синхроимпульсы.

После установки в исходное состояние устройства на информационном входе триггера 1.1 присутствует информация, поступаю10 щая с выхода триггера l.n, на информационных входах триггеров 1.2—l.n присутствует информация, образованная как результат сложения по модулю два сигналов с выходов предыдущих триггеров и сигнала, присутствующего на выходах элементов И эд 2.1—2.η—1 соответственно первого блока 2 элементов И, образованных как результат логической операции И, выходов регистра 3 и выхода триггера l.n. После первого синхросигнала, поданного на вход Зп устройства, соответствующая информация будет ²θ записана в триггеры 1.1 — l.n.

На информационных входах триггеров 1.1 — l.n установятся новые логические состояния, образованные в полном соответствии с описанным. В результате подачи синхро²⁵ сигналов на вход Зп устройства на выходах 2п—Зп—1 устройства формируются псевдослучайные двоичные последовательности, обладающие свойствами, определяемыми выбранным видом образующего полинома, т. е. эд видом обратных связей. После получения псевдослучайной последовательности нужной длины работа устройства заканчивается. При необходимости получения псевдослучайных последовательностей с другими свой ствами на входы 1—п—1 устройства по55 дается соответствующая двоичная комбинация, далее работа -устройства происходит аналогично описанному.

В режиме сигнатурного анализатора на вход Зп-|-1 управления режимом работы устройства подается уровень логической еди40 ницы, запись информации об обратных связях в регистр 3, установка триггеров 1.1 — l.n в исходное состояние происходит точно также как при работе устройства в режиме генератора. После установки в исходное сос45 тояние устройства на информационном входе триггера 1.1 присутствует информация, образованная как результат сложения по модулю два сигнала с входа п устройства и выхода триггера l.n, на информационных входах триггеров 1.2—l.n присутствует 50 информация, образованная как результат сложения по модулю два сигналов с входов n-j-1—2п—1 устройства соответственно, выходов предыдущих триггеров и сигнала, присутствующего на выходе элементов И 2.1—2п—1 соответственно первого блока 2 55 элементов И, образованных как результат логической операции И выходов регистра 3 и выхода триггера 1 .п. После первого синхросигнала, поданного на вход Зп устройства, соответствующая информация будет записана в триггеры 1.1 — l.n. На информационных входах триггеров 1.1— l.n установятся новые логические состояния, образованные в полном соответствии с описанным. Таким образом, с определенной тактовой частотой на входы п—2п—1 устройства подаются двоичные сигналы, представляющие собой анализируемый цифровой поток данных. С такой же частотой, но с некоторой задержкой относительно анализируемой информации на вход Зп синхронизации устройства, подаются сигналы синхронизации. Когда весь цифровой поток данных будет исчерпан, на выходах 2п—Зп—1 устройства будет присутствовать информация, представляющая собой сигнатуру. На этом работа устройства заканчивается. При необходимости обеспечения работы устройства с другим видом обратных связей в регистр 3 может быть записана новая информация. Работа устройства с новым видом обратных связей аналогична описанному.

Устройство за счет возможности изменения вида обратных связей позволяет формировать тактовые последовательности с различными свойствами. Данная особенность устройства делает более широкими его функциональные возможности, так как при этом можно обеспечить полноту функциональных тестов для множества объектов, характеризующихся индивидуальными требованиями к свойствам псевдослучайных тестовых воздействий, подаваемых на их входы, тогда как устройство с фиксированной обратной связью какого-либо вида формирует тестовые последовательности оптимальные в смысле полноты контроля лишь для ограниченного класса контролируемых объектов.

Технико-экономические преимущества анализатора в сравнении с известным определяются снижением трудоемкости работ по обеспечению контроля логических блоков и микросхем разного типа за счет упрощения подготовки .тестирующего оборудования при переходе с одного типа контролируемого объекта на другой. Такая подготовка сводится лишь к изменению информации, подаваемой на входы 1—η — 1 устройства.

Claims (1)

1. Формула изобретения

   Многоканальный анализатор, содержа5 щий триггеры, первую группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выход каждого триггера, кроме последнего, соединен с первым входом соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отличаю10 щийся тем, что, с целью расширения класса контролируемых объектов, в анализатор введены регистр, первая и вторая группы элементов И, вторая группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выход элемента ¹⁵ ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с информационным входом первого триггера, информационные входы регистра являются первой группой информационных входов анализатора, вход синхронизации регистра соеди2Q нен с S-входом первого триггера и /?-входами остальных триггеров и является входом установки в исходное состояние анализатора, выходы регистра соединены с первыми входами соответствующих элементов И первой группы, вторые входы которых соеди25 цены с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом последнего триггера, выходы элементов И первой группы соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, вторые входы которых подключены к выходам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы соединены с информационными входами соответствующих триггеров, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ ³ первой группы и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходами соответствующих элементов И второй группы, первые входы которых являются второй группой информационных входов анализатора, 40 вторые входы элементов И второй группы являются входом задания режима анализатора, входы синхронизации триггеров являются синхровходом анализатора, выходы триггеров являются информационными выходами анализатора.