SU1388873A1 - Устройство дл контрол логических блоков - Google Patents

Description

(21)4119335/24-2A

(22)16.09.86

(46) 15.04.88. Бюл. № 14

(72) Ю.Л.Нуров, В.А.Пономарев,

В.В.Черенков и А.В.Господынько

(53)681.3 (088.8)

(56) Авторское свидетельство СССР № 1049839, кл. G 01 R 31/28, 1982.

Авторское свидетельство СССР № 830391, кл. G 06 F 11/26, 1979,

(54)УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ

(57) Изобретение относитс  к измерительной технике и может быть использовано дл  функционального контрол  - микросхем эмиттерно-св занной логики. Цель - упрощение устройства. Устройства содержит дешифратор 1, генератор 2, распределитель 3, генератор 4, группу триггеров 5, анализатор 6, контролируемый блок 7, блок согласовани  8, блок индикации 9, Исключение устройств коммутации позвол ет повысить эффективность контрол  ЭСЛ микросхем за счет генерации тестов на предельных частотах, а также упростить аппаратуру устройства, 1 ил.

Изобретение относитс  к измери- тельной технике и- может быть использовано дл  функционального контрол  микросхем эмиттерно-св занной логики (ЭСЛ).

Целью изобретени   вл етс  упрощение устройства.

На чертеже схематично изображено устройство контрол .

Устройство содержит дешифратор 1 генератор тактовых импульсов 2, распределитель 3 импульсов, генератор А тестов, группу триггеров 5; сигнатурный анализатор 6, контролируемый блок 7, блок 8 потенциального согласовани , блок 9 индикации.

Устройство дл  контрол  блоков с

ЭСЛ работает следующим образом, I

При включении устройства устанавливаютс  в исходное состо ние распределитель 3 импульсов, группа триггеров 5, генератор А, сигнатурный анализатор 6 (цепи установки в исходное состо ние не показаны), На депшфратор 1 с генератора 4 подаетс  исходна  комбинаци , состо ща  в ре- зультате установки полностью из единиц . Дешифратор 1, получив исходный тестовый набор, вырабатывает сигнал разрешени  работы генератора 2 и запрещает работу блока 9 индикации.

Генератор 2 вырабатывает сигналы синхронизации распределител  3 импульсов и сигнатурного анализатора 6, сдвинутые по фазе относительно друг.друга на один период. Исходное состо ние распределител  импульсов - нули на выходах 3.1-3,п и единица на выходе 3,п+1, С приходом на синхро- вход расп ределител  3 импульсов сигналов генератора 2 единица последовательно сдвигаетс  и, оказыва сь на синхровходах группы триггеров 5, синхронизирует его работу. Таким образом , информаци  с выходов счетчика, выполн ющего роль генератора 4 тестов , переписываетс  в группу триггеров 5 поразр дно и, измен  сь в кажДом такте всего в одном разр де, подаетс  непосредственно на выводы испытуемой микросхемы 7, К этим же точкам подключены входы блока потенциального согласовани .

Цепи коммутации между счетчиком 4, испытуемым блоком 7 и сигнатур,иым анализатором 6 отсутствуют, т.е. с генератора 4 тестов сигналы подаютс 

на выводы испытуемой микросхемы 7 не-; зависимо от того,  вл ютс  ли эти выводы входами или выходами, С этих же

точек снимаетс  информаци , поступающа  через блок 8 на сигнатурный анализатор 6, Исход  из того, что само устройство должно быть собрано на основе ЭСЛ микросхем, видно, что ситуаци , при которой стимулирующее воздействие подаетс  на выход микросхемы , представл ет собой способ включени , известный как монтажное ИЛИ одного из выходов регистра 5 и выхода испытуемой микросхемы 7,

Когда воздействие подаетс  на вход испытуемого блока 7, помимо того, что оно переводит микросхему в новое состо ние , данное воздействие также по0

5

0

5

0

0

5

падает через блок В сигнала на вход сигнатурного анализатора 6, что обеспечивает возможность самоконтрол .

Изменение информации, подаваемой непосредственно на блок 7, происходит в каждом такте лишь в одном разр де . Такой прием гарантирует отсутствие ситуаций, когда фронты стимулирующих воздействий подаютс  на несколько входов синхронизации испытуемого блока 7 одновременно.

Другой класс несовместимых вхо- дов - входы установки в исходное состо ние. Так, если, на входах сбро- са и установки ЭСЛ триггера присутствует l, то на выходе возникает пороговый уровень напр жени , равный дл  ЭСЛ -1,3 В, Если этот сигнал подать непосредственно на вход сигнатурного анализатора 6, то неоднозначное срабатывание последнего можно гарантировать. Дл -исключени  таких ситуаций предусмотрено преобразование порогового уровн  в одно- значное логическое состо ние (в . е данном случае в 1), В этих цел х устройство содержит блок 8, который может быть выполнен как приемник с линии. Задав опорное напр жение -1,5 В, пороговое напр жение можно преобразовать в напр жение 1, Логические уровни О и 1 преобразуютс  в блоке 8 однозначно и поступают на входы сигнатурного анализатора 6 без изменений,

В конце п-го такта исходньш двоичный вектор с генератора 4 переписываетс  в группу триггеров 5, Частота , с которой переписываетс  информаци  с генератора 4 в группу

триггеров 5, - это частота функцио- нального контрол , т.е. с такой частотой переключаетс  испытуемый блок и синхронизируетс  сигнатурный анализатор 6. Изменение тестовых векторов на выходе счетчика 4 происходит с частотой F/n, так как происходит через каждые п тактов (вход синхронизации генератора 4 соединен с выходом 3,п+1 распределител  импульсов ) .

Изменение состо ний на выходах генератора 4 происходит до тех пор, пока не будет снова получена исходна  комбинаци , состо ща  полностью из . единиц (это произойдет на п-. такте). В этом случае дешифратор 1 вырабатьшает сигнал запрета работы генератора и разрешает работу блока 9 индикации, который индицирует полученную сигнатуру. На этом работа устройства заканчиваетс .

Claims (1)

1. В режиме самоконтрол  испытуемый блок изымаетс  из контактного устройства и стимулирующие воздействи  поступают с генератора 4 через группу триггеров 5 и блок 8 на сигнатурный анализатор 6. Сравнение получаемой сигнатуры с заведомо известной, характерной дл  исправного устройства , дает возможность сделать вьшод о его работоспособности. Формула изобретени  Устройство дл  контрол  логически блоков, с одержащее генератор тактовы

   импульсов, генератор тестов, сигнатурный анализатор, отличаю- щ е е с   тем, что, с целью упрощени  устройства, в него введены группа триггеров, распределитель импульсов, блок потенциального согласовани , дешифратор и блок индикации, причем выходы генератора тестов соединены с информационными входами триггеров группы и информационными входами дешифратора , первый выход которого соединен с входом разрешени  блока индикации, второй выход дешифратора соединен с входом запрета генератора тактовых импульсов, первый выход которого соединен с синхровходом сигнатурного анализатора, второй выход генератора тактовых имп льсов соединен с синхровходом распределител  импульсов, разр дные выходы которого соединены с синхровходами триггеров группы, выходы которых соединены с входами блока потенциального согласовани  и с выходами устройства дл  подключени  к входам-выходам контролируемого логического блока, группа выходов блока потенциального сог- ласов ки  соединена с группой информационных входов сигнатурного анализатора , группа выходов которого соединена с группой информационных входов блока индикации, синхровход генератора тестов соединен с выходом старшего разр да распределител  импульсов .