SU1283774A2 - Устройство дл контрол логических узлов - Google Patents

Abstract

Изобретение относитс  к устройствам дл  контрол  цифровых узлов радиоэлектронной аппаратуры и  вл етс  дополнительным к авт.св. № 968816. Целью изобретени   вл етс  повьшение быстродействи  устройства . Тестовые воздействи  формируютс  генератором псевдослучайных последовательностей и передаютс  на выходной регистр устройства поразр дно с учетом приоритета разр дов. В процессе прогона теста формируетс  контрольное число. Наличие в устройстве блока переключателей повьта- ет быстродействие устройства за счет исключени  тактов работы устройства, расходуемых на переключение разр дов выходного регистра, относ щихс  к выходным и незадёйствованным .контактам объекта контрол . 2 з.п. ф-льт, 2 ил.

Description

1

Изобретение относитс  к вычислительной технике, в частности к аппаратуре контрол  логических блоков вычислительных машин и средств цифровой автоматики.

Цель изобретени  - повышение быстродействи  устройства.

На фиг. 1 приведена блок схема устройства дл  контрол  логических узлов; на фиг. 2 - функциональна  схема блока управлени .

Устройство содержит блок 1 формировани  контрольного числа, регистр 2, блок 3 приоритетов, блок 4 сравнени , генератор 5 псевдослучайных последовательностей, блок 6 управлени , контролируемый логический узел 7, блок 8 переключателей.

БЛОК 4 сравнени  содержит группу сумматоров 9 по модулю два, группу элементов И-НЕ 10 и элемент П. Бло управлени  содержит первый 12, второй 13 и третий 14 триггеры, первый 15 и второй 16 элементы И, элемент ИЛИ 17, третий элемент И 18, элемен НЕ 19, четвертый 20 и п тый 21 триггеры , дешифратор 22, счетчик 23, генератор 24 тактовых-импульсов выходы 25-27 триггеров, входы 28 и 29 блока.

Устройство работает следующим образом.

Перед процессом контрол  все блоки устройства устанавливаютс  в исходное состо ние (цепи начальной установки не показаны). После запуска устройство начинает генерировать входные воздействи  дл  контролируемого логического узла 7. При этом используетс  последовательность кодов генератора 5 псевдослучайных последовательностей, котора  передаетс  на входы контролируемого логического узла 7 через регистр 2. Эта передача кодов осуществл етс  еле дующим образом.

Блок 4 сравнени  производит поразр дное сравнение кодов на выходах регистра 2 и генератора 5 поев- дослучайных последовательностей. Результаты сравнени  с выходов сумматоров 9 по модулю два поступают на первые входы элементов И-НЕ 10, на вторые входы которых поступает код с выходов блока 8 переключателей, определ ющий входные контакты контролируемого логического узла. Число выходов блока 8 равно числу раз

0

5

0

5

п ,

0

0

5

742

р дов рег истра 2. Дл  контактов, которые  вл ютс  входами контролируемого логического узла 7, блок 8 задает на соответствующие элементы И-НЕ 10 уровень 1, разреша  прохождение сигналов о несовпадении на входы блока 3 приоритетов, а дл  ос- тапьных контактов соответствующие сигналы о несовпадении блокируютс  . на элементах И-НЕ 10 уровн ми О, поступающими с соответствующих вы-. ходов блока 8.

Блок 3 приоритетов из совокупнЬс- ,ти несовпадающих разр дов выбирает один (с наибольшим приоритетом) и формирует разрешающий сигнал на вход соответствующего триггера регистра 2. При поступлении от блока 6 управлени  сигнала на управл ющий вход регистра 2 происходит изменение состо ни  триггера регистра, на вход которого подан разрешающий сигнал. После этого блок 3 приоритетов формирует новый разреиающий сигнал на вход одного Из триггеров регистра 2, состо ние которого не совпадает с состо нием соответствующего разр да генератора 5 и переключение которого не заблокировано соответству;о щим выходом блока 8 настройки. По следующему сигналу из блока 6 управлени  происходит изменение и этого триггера и т.д. Процесс повтор етс  до тех пор, пока на выходе общего сравнени  блока 4 сравнени  не сформируетс  сигнал равенства кодов, поступающий на вход блока 6 управлени , который выдает при этом сигнал на управл ющий вход генератора 5 псевдослучайных последовательностей. На выходах генератора 5 происходит смена кода. После этого вновь повтор етс  процесс передачи кода с генератора 5 в регистр 2. При этом такты работы устройства на переключение n-k разр дов регистра 2 не расходуютс , что приводит к повьшению быстродействи  устройства. Г

Входные воздействи  и вызванные

ими выходные реакции логического узла 7 поступают на входы блока 1 формировани  контрольного числа.

По окончании контрол  логического узла 7 в блоке 1 формировани  контрольного числа образуетс  контрольный код, который сравниваетс  с эталонным кодом, полученным дл  исправного логического узла, аналогичного

1

иропер емому. При совпадении кодов провер емый узел .считываетс  исправным .

Блок 6 управлени  формирует сигналы управлени  дл  блока 1 формирова- ни  контрольного числа, регистра 2, генератора 5 псевдослучайных последовательностей и работает следующим образом .

В исходном состо нии (цепи началь ной установки на фиг. 2 не показаны) триггер 21 обнулен и выходным сигналом удерживает в нулевом состо нии триггер 20, а также удерживает в ; исходном состо нии кольцевой сдви- говый регистр, образованный триггерами 12-14, элементами И 15 и 16, элементом ИЛИ I7 и элементом НЕ 19. Работа этого кольцевого сдвигового регистра зависит от сигнала на входе 28, соединенном с выходом общего сравнени  блока 4 сравнени  таким образом, что при наличии 1 на входе 28 сдвиг информации в триггерах 12-14 производитс  через триггеры 12-13-14-12, а при О на входе 28 - через триггеры 12-14-12.

При поступлении запускающего импульса с входа 29 запуска триггер 21 переводитс  в единичное состо ние. С установочных входов триггеров 12- 14 снимаетс  сигнал, удерживающий их в исходном состо нии. На синхро- входы триггеров 12-14 поступают импульсы с генератора 24 тйктовых им- пульсов и на выходах триггеров формируетс  последовательность сигналов на выходах 25-27.

Сигнал с выхода триггера 12 поступает на управл ющий вход регистра 2. Сигнал на выходе триггера 13 формируетс  только при наличии разрешающего сигнала с выхода общего сравнени  блока 4 сравнени  и поступает на управл ющий вход генератора 5 . псевдослучайных последовательностей. Сигнал с выхода триггера 14 поступает через элемент И 18 на управл ющий вход блока 1 формировани  контрольного числа, если триггер 20 на- ходитс  в единичном состо нии. ,

Процесс контрол  логического узла разбит на два этапа. В течение первого этапа производитс  установка узла 7 в исходное состо ние. При этом устройство генерирует входные воздействи  дл  узла 7, но работа блока 1 формировани  контрольного числа блокирована нулевым состо нием триггера 20. Количкство кодов, выраб ть ва мых генератором 5, фиксируетс  счетчиком 23. После того, к к содержимо счетчика 23 совпадает с комбинацией А, триггер 20 по S-входу переводитс в единичное состо ние сигналом с выхода дешифратора 22. В результате разрешаетс  выдача сигналов управлени  на блок 1 формировани  контрольного числа.

С этого момента начинаетс  второ этап контрол  логического узла 7. Устройство продолжает генерировать входные воздействи  дл  узла 7 и одновременно формирует контрольное число в блоке 1. Этот этап контрол  заканчиваетс  в момент по влени  сигнала на выходе в дешифраторе 22, При этом триггер 21 сбрасываетс  по R-входу и своим выходным сигналом устанавливает в исходное состо ние триггеры 20, 12-14, что означает окончание процесса контрол .

Claims (3)

1.Устройство дл  контрол  логических узлов по авт.св. IP 968816, отличающеес  тем, что,

с целью повьплени  быстродействи  устройства, в него введен блок переключателей , группа выходов которого соединена с группой разрещающих

входов блока сравнени . I

2.Устройство по п.1, отличающеес  тем, что блок сравнени  содержит группу сумматоров по модулю два, группу элементов И-НЕ

и элемент И, причем первые и вторые входы сумматоров по модулю два группы образуют соответственно первую и вторую группы информационных входов блока, выходы сумматоров по модулю два группы соединены с первыми входами соответствующих элементов И-НЕ группы, вторые входы которых образуют группу разрешающих входов блока, пр мые и инверсные выходы элементов И-НЕ группы образуют соответственно первую и вторую группы выходов неравенства блока, инверсные выходы элементов И-НЕ группы соединены с соответстйуклцими входами элемента К, выход которого  вл етс  выходом равенства блока.

3.Устройство по п.I, о т л и ч а ю щ е е с   тем, что блок управлени  содержит генератор тактовых

пульсов, п ть триггеров, три элемента И, элемент ИЛИ, элeмevJт НЕ, счетчик и дешифратор, причем тактовый вход блока соединен с первым входом первого элемента И и с входом злемен та НЕ, выход которого соединен с первым входом второго элемента И, второй вход которого объединен со вторым входом первого элемента И и подключен к пр мому выходу первого триггера и первому выходу блока, вы- -:од первого элемента И соединен с D-входом второго триггера, пр мой выход которого соединен со строби- рующим входом дешифратора, счетным входом счетчика, первым входом элемента ИЛИ и  вл етс  вторым выходом блока, второй вход и выход элемента ИЛИ соединены соответственно с выходом второго элемента И и D-входом третьего триггера, пр мой выход ко10

: П 46

торого подключен к D-входу первого триггера и первым входам третьего эпемента И, выход которого  вл етс  третьим выходом блока, второй вход 5 третьего элемента И соединен с пр мым выходом четвертого триггера, единичный вход которого соединен с первым выходом дешифратора, входы которого подключены к выходам соответствующих разр дов счетчика, второй выход дешифратора соединен с нулевым входом п того триггера, единичный вход которого  вл етс  входом запуска блока, пр мой выход п того триггера соединен с нулевыми входами первого , второго и четвертого триггеров и единичным входом третьего триггера, выход генератора тактовых импульсов соединен с синхровходами первого , второго и третьего триггеров.

15

20

/7/7

/гч ф ф ф Л

Л N