SU1367015A1 - Устройство дл контрол логических блоков - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и .может быть использовано дл  проверки и поиска неисправностей в сложных логических блоках ЭВМ. Целью изобретени   вл етс  повышение достоверности контрол . С этой целью в устройство, содержащее эталонный блок, блок синхронизации , формирователь кодовых комбинаций , коммутатор и первый блок сравнени , введен второй блок сравнени , а формирователь кодовых комбинаций включает т-1 селекторов, (т-1)п-раз- р дных счетчиков, п-разр дный счетчик (т - количество групп контактов контролируемого блока, п - количество контактов в группе), коммутатор, группу из N элементов И (N - количество контактов контролируемого блока). 4 ил. о

Description

Од 05

113

Изобретение относитс  к вычислительной технике и может быт использовано дл  проверки и поиска неисправностей в сложных логических блоках ЭВМ.

-Цель изобретени  - повышение достоверности контрол .

На фиг. 1 изображена структурна  схема устройства дл  контрол  логи- ческих блоков; на фиг. 2 - функциональна  схема блока синхронизации; на фиг. 3 - функциональна  схема формировател  кодовых комбинаций; на фиг. 4 - временна  диаграмма ра- боты устройства.

Устройство дл  контрол  логических блоков (фиг. 1) содержит блок 1 синхронизации, формирователь 2 кодовых комбинаций, коммутатор 3, первый 4 и второй 5 блоки сравнени , эталонный блок 6, контролируемый блок 7 и имеет вход 8 синхронизации, вход 9 синхросигналов, входы 10 и 11 кодовы комбинаций, вход 12 разрешени  опрос первый вход 13 останови, вьпсоды 14 и 15 тестовых сигналов и выходных сигналов эталонного и контролируемого блоков, выход 16 сигналов опроса эталонного блока, выход 17 сигналов опроса контролируемого блока, второй вход 18 останова.

Блок 1 синхронизации (фиг. 2) содержит генератор 19 опорной частоты, узел 20 переключателей, регистр 21 сдвига, четыре элемента 22-25 ИЛИ, дев ть элементов 26-34 И, элемент 35 задержки, счетчик 36, к. ( где.к - максимальное число синхросигналов, требуемых дл  тактировани  контроли- руемых логических блоков) мультиплексоры 37, три триггера и имеет выхода : 8,1 - первый выход разрешени  счета , 8.2 - второй выход разрешени  счета, 8.3 - выход управлени  выдачей кода, 8.4 - выход сброса

Формирователь 2 кодовых комбинаций (фиг. З) содержит (m-l) .(где т - количество групп контактов контроли- руемого логического блока) п-разр д ных сч етчиков 41 (где п - количество контактов в группе), п-разр дный счетчик 42, (m-l) селекторов 43, N (где N - общее количество контактов контролируемого блока, N гп-п) элементов 44 И, коммутатор 45.

Устройство работает следующим образом .

52

В блоке 1 синхронизации вырабатываютс  синхросигналы, служащие дл  тактировани  эталонного и контролируемого логических блоков и сигналы управлени  работой формировател  .2 кодовых комбинаций первого блока 4 сравнени . Синхросигналы по входу 9 поступают на третий вход коммутатора 3, на первый и.второй входы, которого подаютс  кодовые комбинации с формировател  2 кодовых комбинаций. Коммутатор 3 осуществл ет подачу на соответствующие входы эталонного и контролируемого блоков 6 и 7 либо кодовых комбинаций, либо синхросигналов (в зависимости от назначени  входа). Коммутатор 3 содержит переключатели, количество которых определ етс  числом контактов, используемых дл  подачи синхросигналов во всех типах контролируемых логических блоков. Коммутаци  осуществл етс  ручным способом . Тестовые сигналы с выхода коммутатора 3, содержащие кодовые комбинации и синхросигналы, по обменной магистрали 14 и 15 поступают на входы и выходы эталонного и контролируемого логических блоков 6 и 7, а также на входы первого блока 4 сравне- : ни , причем на одноименные входы (выходы ) эталонного и контролируемого блоков поступают одинаковые сигналы. При соответствии контролируемого блока эталонному уровни на одноименных выходах блоков равны друг другу. В случае ошибочного срабатывани  контролируемого блока 7 по любому из его выходов первый блок 4 сравнени  вырабатывает сигнал ошибки, передаваемый по входу 13 в блок 1 синхронизации . Этот сигнал при соответствующих услови х блокирует формирование синхросигналов и сигналов управлени  На выходе индикации устройства фиксируетс  номер контакта контролируемого блока, по которому обнаружено несравнение. Второй блок 5 сравнени  , подключенный к одноименным микросхемам эталонного и контролируемого блоков 6 и 7, определ ет контакт микросхемы, уровень на котором отличаетс  от эталонного, расшир   тем самым возможности локализации места неисправности за счет останова при несравнении кодов на контактах микросхем или при достижении определенной комбинации кодов на микросхеме. Таким образом, задава  определенные

коды и не получив останова, можно сделать выводы о полноте проверки данной .микросхемы и, измер   режим работы устройства, добиватьс  полной проверки схем.

Работа устройства осуществл етс  в два такта. В первом такте (такте подготовки) под воздействием сигналов управлени , поступающих из блока 1 синхронизации по входу 8, формируютс  кодовые комбинации в формирователе 2, Во втором такте (такте проверки ) вырабатываютс  синхросигналы, служащие дл  тактировани  контролируемого и эталонного блоков, устанавлива  тем самым выходные сигналы этих блоков, В конце второго такта производитс  сравнение состо ний на одноименных входах и выходах контролируемого и эталонного блоков.

Генератор 19 опорной частоты блока 1 синхронизации запускаетс  одновременно с включением электропитани  Опорна  частота поступает на регистр 21 сдвига, начальна  установка которого (единица в первом разр де и нули во всех остальных разр дах) осуществл етс  при наличии сигнала на R-вхрде. Этот сигнал формируетс  при нажатии кнопки Сброс хили автоматически по сигналу от схемы повтора, собранной на элементе 22 ИЛИ и элементе 26 И. При нажатии кнопки Сброс на первый вход элемента 25 ИЛИ поступает сигнал, вызывающий начальную установку регистра 21 сдвига . В случае по влени  сигнала автоматического останова при наличии режима повторени  на второй вход элемента 25 ИЛИ поступает сигнал того же назначени . Режим повторени  задают тумблером Ловтор, при этом на первый вход элемента 28 И пост.упает сигнал 1, разрешающий срабатывание этого элемента по сигналу автоматического останова с выхода элемента 26 И.

Запуск регистра 21 сдвига производитс  от триггера 38. При этом на установочный S-вход триггера 38 должен поступать сигнал пуска. Сигнал пуска формируетс  при нажатии кнопки Пуск (при этом на первый вход элемента 24 ИЛИ поступает соответственно О) или автоматически в режиме повторени  по сигналу со схемы автоматического останова. В последнем случае сигнал автоматического остано

. 10

15

20

25

67015

ва с выхода элемента 26 И через элемент 35 задержки поступает на первый вход элемента 27 И, на второй вход которого приходит сигнал Повтор.

Таким образом, в режиме повторени  при возникновении сигнала автоматического останова осуществл етс  начальна  установка регистра 21 сдвига и затем через врем , определ емое элементом 35 задержки,- пуск.

Сигнал автоматического останова вырабатываетс  в случае по влени  сигналов останова на входах 13 или 18 блока 1 синхронизации, т.е. на первом или втором входе элемента 22 ИЛИ. Схема автоматического останова работает при отсутствии блокировки останова, задаваемой соответствующим тумблером. Сигнал блокировки останова подаетс  на первый вход элемента 26 И.

Сигнал пуска на S-входе триггера 38 устанавливает его в единичное состо ние , разреша  тем самым работу регистра 21 сдвига. В этом регистре под воздействием сигналов с генератора 19 производитс  посто нный циклический сдвиг импульса в сторону старшего разр да. На соответствующих выходах регистра 21 сдвига по вл ютс  последовательности сдвинутых относительно друг друга импульсов, которые используютс  в качестве синхроимпульсов дл  контролируемого и эталонного логических блоков, а также дл  синхронизации счетчиков и триггеров устройства дл  контрол  логических блоков.

Останов регистра 21 сдвига производитс  как со схемы автоматического останова, так и от кнопки Останов.

При нажатии кнопки Останов соответствующий сигнал поступает на первый вход элемента 23 ИЛИ.

Последовательности импульсов с выходов регистра 21 сдвига поступают на мультиплексоры 37. Та или ина  последовательность (в зависимости от состо ни  шины выбора синхросит- налов) проходит на шину синхросигналов с мультиплексоров 37 только в момент действи  строба разрешени  проверки. Этот строб поступает с первого выхода, одноразр дного счетчика 36 на Е-входы мультиплексоров 37. количество мультиплексоров (к) определ етс  максимальным числом синхросигналов , требуемых дл  тактировани 

30

35

40

45

50

55

контролируемых логических блоков. Выбор типа синхросигналов осуществл  етс  соответствующими переключател ми в узле 20 переключателей.

Последовательности импульсов с выходов регистра 21 сдвига используютс  также дл  формировани  сигналов управлени . На элементах 31 и 32 И и триггере 39 собрана схема управлени  выдачей кода, а на элементах 33 и ЗА И и триггере 40 - схема разрешени  опроса. Сигналы управлени  выдачей, кода и разрешени  опроса вырабатываютс  в такте проверки, что обеспечиваетс  подачей на первые входы элементов 31-34 И строба разрешени  проверки с первого выхода счетчика 36.

Строб с второго выхода счетчика 36 определ ет так т подготовки кодов. В этом такте поступает сигнал разрешени  на вторые входы элементов 29 и 30 И и на выход проход т сигналы 8.1, 8.2 разрешени  счета счетчиков 41 и 42 формировател  2 кодовых комбинаций .

Работа счетчиков 41 и 42 в начале тестировани  осуществл етс  под воздействием сигналов управлени , поступающих на вход 8.1 разрешени  счета селекторов 43. При этом все счетчики считают одновременно и одинаково. При по влении на выходах счетчиков 41 и 42 сигналов переноса режим работы счетчиков измен етс  при помощи коммутатора 45.

Тестовые сигналы.с коммутатора 3 по обменной магистрали 14, поступают на входы и выходы эталонного и контролируемого логических блоков 6 и 7. Результаты воздействи  этих сигналов на контролируемые блоки сравниваютс  в первом блоке 4 сравнени .

С выхода первого блока 4 сравнени  сигнал ошибки поступает на схему автоматического останова. Таким образом , если.контактируемый логический блок неисправен, происходит ос-, танов тестировани i а выход индикации устройства позвол ет определить номер контакта контролируемого логи- ческо.го блока, по которому обнаруже- но сравнение.

Второй блок 5 сравнени  подключаетс  к эталонному и контролируемому логическим блокам 6 и 7 с помощью двух клипс, устанавливаемых на микросхемы .

156

На блоке 5 сравнени  сравниваютс  попарно состо ни  одноименных выводов двух микросхем. В случае несравнени  сигнал ошибки с выхода блока 5 поступает в блок 1 синхронизации на схему автоматического останова.

5

0

5

0

5

0

5

0

5

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  логических блоков, содержащее эталонный блок, блок синхронизации, формирователь кодовых комбинаций, коммутатор и первый блок сравнени , причем вход синхронизации формировател  кодовых комбинаций соединен с первым выходом блока синхронизации, первый и второй информационные выходь формировател  кодовых комбинаций соединены с соответствующими информационными входами коммутатора, синхровход которого подключен к второму выходу блока синхронизации, третий выход которого соединен с входом разрешени  первого блока сравнени , выход несравнени  которого подключен к первому входу останова блока синхронизации, отличающеес  тем, что, с повышени  достоверности контрол , в устройство введен второй блок сравнени , а формирователь кодовых комбинаций включает (m-l) селекторов (т - количество групп контактов контролируемого блока), группу из (т-1) п-разр дных счетчиков и п-разр дный счетчик (п - количество контактов в группе), коммутатор, группу из N элементов И (N - количество контактов контролируемого блока), причем первые управл ющие входы селекторов группы объединены с счетным входом п-разр дного счетчика и подключены к синхровходу формировател  кодовых комбинаций, вторые управл ющие входы селекторов группы объединены и подключены к синхровходу формировател  кодовых комбинаций, информационные входы селекторов группы объединены и подключены к выходу коммутатора, выходы селекторов группы соединены с счетными входами соответствующих счетчиков группы, входы установки в ноль которых объединены с входом установки в ноль счетчика и подключены к синхровходу формировател  кодовых комбинаций, выходы переносов счетчиков группы и счетчика подключены к группе информационных входов

   71

   коммутатора, выходы п-разр дов всех счетчиков соединены с первыми входами соответствующих элементов И группы , вторые входы которых объединены и -подключены к синхровходу формировател  кодовых комбинаций, первые и вторые выходы элементов И группы образуют соответственно первый и вто рой информационные выходы формировател  кодовых комбинаций, управл ющий вход коммутатора формировател  кодовых комбинаций соединен с выходом (п-1)-го разр да счетчика, первый и второй информационные входы второго

   670158

   блока сравнени  соединены с выходами опроса соответственно эталонного и контролируемого блоков, выход не- .- сравнени  второго блока сравнени 

   b

   подключен к второму входу останова блока синхронизации, первый информационный выход коммутатора соединен с входом-выходом эталонного блока 0 и первьм информационным входом первого блока сравнени , второй информационный выход коммутатора соединен с входом-выходом контролируемого блока и вторым информационным входом 15 первого блока сравнени .

   /4

   г

   15

   16

   17

   Фиг.З

   Стробы разрешени  прддерка Г

   (пердыйдыход I

   счетчика 36-1 .

   w; ,

   .; ...: ;,

   п&рдый

   р(23р

   G

   Второй, сигнал разрешени 

   Cinema .

   Синхросаеналы,

   подабаемй/е на эталонный, и конроларуемый 5локи

   Сигнал упраблени 

   бшдачей кода

   Сигнал разрешени 

   опроса

   г

   Фиг4

   г