SU1297059A1 - Устройство дл формировани тестов - Google Patents
Устройство дл формировани тестов Download PDFInfo
- Publication number
- SU1297059A1 SU1297059A1 SU853855602A SU3855602A SU1297059A1 SU 1297059 A1 SU1297059 A1 SU 1297059A1 SU 853855602 A SU853855602 A SU 853855602A SU 3855602 A SU3855602 A SU 3855602A SU 1297059 A1 SU1297059 A1 SU 1297059A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- counter
- inputs
- input
- groups
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике, в частности к средствам автоматического контрол цифровых устройств. Оно может быть использовано дл производственной проверки интегральных схем, а также собранных на них узлов и блоков электронной вычислительной машины (ЭВМ), и других средств цифровой автомати-, ки. Цель изобретени - распшре- ние набора формируемых тестов и повышение производительности за счет исключени перебора кодовых комбинаций на контактах разъема, не подлежащих контролю. Устройство содержит генератор 1 импульсов, счетчик 4, блок 3 синхронизации, первый и второй регистры 6 и 7 сдвига, счетчик 8 с переменным модулем счета и генератор 2 псевдослучайных чисел. 4 ил. а € (Л с ND :л Г)
Description
1
Изобретение относитс к вычислит- тельной технике и, в частности, к средствам автоматического контрол цифровых объектов, оно может быть использовано дл производственной проверки интегральных схем,а также собранных на них узлов и блоков электронной вычислительной макины (ЭВМ)и других средств цифровой автоматики
Цель изобретени - расширение набора формируемых тестов и повьшение производительности за счет исключени перебора кодовых комбинаций на контактах разъема, не подлежащих контролю .
На фиг. 1 изображена блок-схема предлагаемого устройства; на фиг.2 - счетчик с переменным модулем счета} на фиг. 3 - первый и второй регистры сдвига и счетчик с переменным модулем; на фиг. 4 - блок синхронизации
Соответствующа конфигураци перечисленных блоков позвол ет формировать следующие типы тестовых последовательностей: последовательность равноверо тных двоичных символов с идеальными статистическими характеристиками (псевдослучайные последовательности ) ; последовательность двоичных символов с измен емой веро тностью их по влени , формирование логических константj последовательность типа бегущий код (в частном случае - бегущий ноль и бегуща единица).
Кроме того, устройство позвол ет формировать счетчиковые последовательности , используемые в качестве тестовых. Причем устройство реализует упом нутые типы последовательностей на заданном множестве контактов разъема объекта контрол , вл ющихс входами цифровой схемы, что исключает перебор кодовых комбинаций на контактах разъема, не подлежащих контролю, при этом существенно сокращаетс общее врем контрол .
Устройство (фиг. 1) содержит генератор 1 импульсов, генератор 2 псев- до.случайных чисел, блок 3 синхронизации , счетчик 4 длины, блок 5 задани исходных данных, регистры сдвига 6 и 7, счетчик 8 с переменньм модулем счета. Счетчик 8 с переменным модулем счета (фиг. 2) содержит триггеры 9, элементы 2И-ИЛИ 10, элементы ИЛИ 1
Блок синхронизации 3 содержит элемент НЕ 12, триггер 13, элемент И 14
5
0
5
0
5
0
5
0
5
переключатели 15-19, кнопки 20 и 21, резистор 22, конденсатор 23. Кроме того, на чертежах показаны группы выходов 24, линии св зи 25-44.
Трехпозиционным переключателем 15 выбираетс , режим работы счетчика 8 с переменным модулем счета. В верхнем положении переключател 15 псевдослучайные последовательности коммутируютс на синхронизирующий вход счетчика 8 по линии 33. При этом синхронизирующие импульсы по линии 34 поступают на разрешающий вход счетчика 8. В низкнем положении переключател 15 на синхронизирующий и разрешающий входы счетчика 8 подаютс синхронизирующие импульсы и уровень логической единицы соответственно. Среднее положение переключател 15 обеспечивает управление счетчиком 8 с помощью регистров 6 и 7.
Триггер 13 служит дл управлени элементом И 14, через который осуществл етс синхронизаци блоков устройства .
Блок задани исходных данных представл ет собой наборное поле, состо щее из переключателей, и выполн ет следующие функции: переключатели, соединенные с информационными лини- йми 25, 26 и 42 предназначены дл формировани информационных кодов, записываемых в регистры 6 и 7 и счетчик 4 перед началом работы, переключатели , соединенные с входами управлени регистров.и счетчика (линии 2932 и 43 и 44), устанавливают режимы работы.
Запуск устройства осуществл етс нажатием кнопки Пуск, соединенной со входом Пуск блока 3 синхронизации , при этом, триггер 13 устанавливаетс в единичное состо ние, что обеспечивает прохождение синхронизирующих импульсов от генератора 1 на все блоки устройства через соответствующие переключатели. Счетчик 4 при этом отсчитывает количество тестовых комбинаций, соответствующее числу, предварительно занесенному в этот счетчик и (переключатель 16 в верхнем положении) сигнапом переполнени ,, осуществл ет остановку устройства . В нижнем положении переключател 16 количество тестовых комбинаций неограничено, а остановка осуществл етс нажатием кнопки Стоп
(не показана), подключенной ко входу Стоп блока 3.
Регистр 6 (фиг. 3) может быть выполнен , например, на микросхеме К155 ИР13. Он предназначен дл подачи кон- стантных логических значений на входы счетчика 8. Счетчик 8 выполнен по схеме, приведенной на фиг. 2, и предназначен дл реализации совместно с другими блоками устройства необходи- мых режимов работы.
Счетчик 8 работает следующим образом .
Если на S- и R-входах триггеров 9 каждого из разр дов отсутствуют единичные сигналы с выходов регистров 6 и 7, то элементы ИЛИ 11, входы которых соединены с S- и R-входами триггеров , формируют нулевой логический уровень, который разрешает прохождение сигнала с выхода предыдущего триггера 9 на синхровход последующего через соответствующий вход элемента 2И-ИЛИ 10. А так как триггеры 9 вклю чены по схеме со счетным входом, то при подаче на их V-входы логической единицы, счетчик 8 представл ет собо га-разр дный двоичный счетчик. Если же из регистров 6 или 7 на один из управл ющих входов некоторого триггера 9 или группы триггеров 9 поступает уровень логической единицы, то последние устанавливаютс в соответствующее состо ние (const О, const 1) а соответствующие элементы ИЛИ 11 формируют управл ющие сигналы, которые позвол ют исключить данные триггера 9 из цепочки последовательно соединенных триггеров 9. При этом образуетс счетчик с коэффициентом пересчета Z, где k - количество кон- стантных значений на выходе счетчика 8.
В случае, когда на синхронизирую- щий вход счетчика 8 подаетс сигнал - от генератора 2 псевдослучайных чисел , а на разрешающий вход - сигналы от генератора 1, в триггерах 9 осуществл етс сложение по модулю два хранимой в данный момент времени информации и информации, поступающей из предьщущего разр да цепочки последовательно соединенных триггеров 9, что позвол ет формировать на со- ответствующих выходах 24 псевдослучайных последовательности (на осно- вайии свойства сдвига и сложени ) М-последовательности. Счётчик 4 мо
5
0
O
с ,
., , е
35
40
жет работать в двух режимах: режим Предварительной установки и режим пр мого счета. Он предназначен дл выработки сигнала остановки работы устройства по окончанию проверки.
Регистр 7 (фиг. 3) выполнен аналогично первому сдвиговому реверсивному регистру 6 и выполн ет те же функции.
Перед началом работы с помощью переключателей блока 5, соединенных с соответствующими шинами реверсивных сдвиговых регистров 6 и 7, в последнее заноситс информаци о контактах пр овер емого блока не подлежащих контролю.
В счетчик 4 с помощью переключателей блока 5 заноситс информаци о длине тестовой последовательности. Переключателем 19 генератор 2 псевдослучайных чисел устанавливаетс в исходное (единичное) состо ние. С помощью переключател 16 выбираетс требуемый режим работы счетчиков: в верхнем положении переключател 16 количество тестовых наборов определ етс счетчиком 4, в нижнем положении - число тестовых наборов неограничено . Остановка устройства осуществл етс сигналом на входе Стоп , Переключатель 15 переводитс в нижнее положение, что позвол ет формировать счетчиковые последовательности на выходах 24. Сигналом на входе Пуск триггер 13 устанавливаетс в единичное состо ние. При этом -тактовые импульсы от генератора 1 через элемент И 14 поступают по линии 33 на синхронизирующий вход счетчика 8.
Дл формировани псевдослучайной тестовой последовательности на заданном множестве контактов объекта контрол , переключатель 15 переводитс в верхнее положение. При этом на выходы 24 поступают упом нутые последовательности, что позвол ет расширить класс формируемых тестов.
В среднем положении переключател 15 реализуетс режим бегущего кода. Дл формировани данного режима необходимый код заноситс в регистр 6. Далее, в регистр 7 заноситс код, формируемый по следующему правилу: если в регистр 6 записана единица, или группа единиц, начина с i-ro го разр да, то в регистр 7 перед каждой из такой групп в (i-l)-OM разр де также записываетс единица. Это не-
обходимо дл того, чтобы соответствующий триггер 9, установленный в предыдущем такте в единичное состо ние , в следующем такте при движении кода был сброшен в ноль.
Формирование последовательности двоичных символов с измен емой веро тностью их по влени происходит путем объединени двух предьщущих режимов . При этом счетчик 8 формирует псевдослучайные последовательности с веро тностью по влени двоичных символов ,5, если соответствующее число единиц записано в регистр 6 (произвольным образом). В случае ,5 набор единиц заноситс в регистр 7, выходы которого соединены с R-входами триггеров 9.
Claims (1)
- Формула изобретениУстройство дл формировани тестов , содержащее генератор импульсов, два регистра сдвига, блок задани исходных данных, блок синхронизации, причем перва группа выходов блока задани исходных данных соединена с установочньй и входами первого регистра сдвига, выход генератора импульсов соединен с первым тактовым входом блока синхронизации, отличающеес тем, что, с целью расширени набора формируемых тестов и повышени производительности, в устройство введены генератор псевдослучайных чисел, счетчик длины теста и счетчик с переменным модулем счета, причем выход генератора псевдослучайных чисел соединен с вторым такто5 вым входом блока синхронизации, первый и второй выходы которого соединены с установочньм синхровходом генератора псевдослучайных чисел, выход переполнени счетчика длины тесfO та соединен с входом услови останова блока синхронизации,, третий выход которого соединен с синхровходами первого и второго регистров сдвига, а четвертый выход - с синхровходом15 счетчика длины теста, втора и треть группы выходов блока задани исходных данных соединены соответственно с установочными входами второго регистра сдвига и счетчика длины тес20 та, п тый и шестой выходы блока син2530хронизации соединены с разрешающим и .синхровходом счетчика с переменным модулем счета, группа информационных выходов которого вл етс группой информационных выходов устройства, перва и втора группы информационных входов соединены соответственно с разр дными выходами первого и второго регистров сдвига, входы управлени сдвигом которых и вход управлени режимом счетчика длины теста соединены соответственно, с четвертой п той и шестой группами выходов блока задани исходных данных.хронизации соединены с разрешающим и .синхровходом счетчика с переменным модулем счета, группа информационных выходов которого вл етс группой информационных выходов устройства, перва и втора группы информационных входов соединены соответственно с разр дными выходами первого и второго регистров сдвига, входы управлени сдвигом которых и вход управлени режимом счетчика длины теста соединены соответственно, с четвертой п той и шестой группами выходов блока задани исходных данных.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853855602A SU1297059A1 (ru) | 1985-02-12 | 1985-02-12 | Устройство дл формировани тестов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853855602A SU1297059A1 (ru) | 1985-02-12 | 1985-02-12 | Устройство дл формировани тестов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1297059A1 true SU1297059A1 (ru) | 1987-03-15 |
Family
ID=21162850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853855602A SU1297059A1 (ru) | 1985-02-12 | 1985-02-12 | Устройство дл формировани тестов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1297059A1 (ru) |
-
1985
- 1985-02-12 SU SU853855602A patent/SU1297059A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 911533, кл. G 06 F 11/26, 1980. Авторское свидетельство СССР № 1174931, кл. G 06 F П/26, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1297059A1 (ru) | Устройство дл формировани тестов | |
SU1023314A1 (ru) | Устройство дл формировани кодовых последовательностей | |
USRE25658E (en) | Mckenna binary timer control | |
SU1256159A1 (ru) | Генератор псевдослучайных чисел | |
SU1354401A2 (ru) | Генератор псевдослучайных испытательных последовательностей | |
SU1231504A1 (ru) | Устройство дл контрол логических блоков | |
SU1367015A1 (ru) | Устройство дл контрол логических блоков | |
SU1536444A1 (ru) | Устройство дл контрол многоразр дных блоков пам ти | |
SU1578714A1 (ru) | Генератор тестов | |
SU1256198A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1010717A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1278850A1 (ru) | Устройство дл контрол генератора М-последовательностей | |
SU1037257A1 (ru) | Устройство дл контрол логических блоков | |
SU1534463A1 (ru) | Устройство дл встроенного контрол блоков ЦВМ | |
SU1424020A1 (ru) | Генератор тестов | |
SU1238082A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1325727A1 (ru) | Устройство дл мажоритарного включени резервируемых логических блоков | |
SU1603361A1 (ru) | Генератор кодового слова | |
SU1381509A1 (ru) | Устройство дл контрол логических блоков | |
SU1487063A2 (ru) | Устройство для перебора сочета?,'гй .. (?-7) | |
SU1265971A1 (ru) | Устройство дл формировани пачек импульсов | |
SU1242973A1 (ru) | Устройство дл сопр жени телеграфного аппарата с электронной вычислительной машиной | |
SU951301A1 (ru) | Генератор псевдослучайных кодов | |
SU1261005A1 (ru) | Устройство дл индикации | |
SU1410037A1 (ru) | Устройство дл контрол логических блоков |