SU503242A1 - Устройство дл поиска неисправностей - Google Patents
Устройство дл поиска неисправностейInfo
- Publication number
- SU503242A1 SU503242A1 SU1793418A SU1793418A SU503242A1 SU 503242 A1 SU503242 A1 SU 503242A1 SU 1793418 A SU1793418 A SU 1793418A SU 1793418 A SU1793418 A SU 1793418A SU 503242 A1 SU503242 A1 SU 503242A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- trigger
- outputs
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть использовано в системах контрол и диагностики неисправностей изделий -радиоэлектронной аппаратуры.
Известны устройства дл поиска неисправностей , содержащие генератор тестов, выходы которого соединены с первыми входами контролируемого устройства, коммутатор, первые входы которого соединены с выходами контролируемого устройства, генератор тактовых импульсов, выход которого соединен с первым входом генератора тестов и вторым входом контролируемого устройства, и регистр сдвига.
Однако такие устройства отличаютс сложностью , св заЕной с необходимостью задани кодов реакции.
Целью изобретени вл етс упрощение устройства .
Поставленна цель достигаетс тем, что предлагаемое устройство содержит элемент «НЕ, триггер, элемент «И, элементы неравноаначности и счетчи.к, вход которого через элемент «И, соединенный с единичным выходом триггера, соединен с выходом генератора тактовых импульсов, с пер,вым входом сдвигового регистра и с первым входом элемента «НЕ, вход триггера соединен с выходом элемента «НЕ, вtopoй вход которого соединен с выходом сдвигового регистра, выходы триггеров разр дов сдвигового регистра соединены с первыми входами элементов неравнозначности, вторые входы которых соединены с выходами коммутатора, а выходы элементов неравнозначности соединены со входами триггеров разр дов сдвигового регистра, входы сброса счетчика и триггера соединены со входом коммутатора и вторым входом генератора тестов.
Это позвол ет исключить задание вер.ных
кодов реакций и сформировать коды реакции
при использовании одного регистра сдвига
дл контрол многовыходного устройства.
На фиг. 1 показана схема предлагаемого
устройства; на фиг. 2 - пример выполнени схемы, по сн ющий принцип работы устройства , на фиг. 3 - временна диаграмма работы схемы предлагаемого устройства. Устройство содержит генератор 1 тестов,
подключенный своими выходами к контролируемому устройству 2. Выходы устройства 2 через коммутатор 3 соединены со входами сдвигового -регистра 4, разр ды которого содержат элемент 5 неравнозначности и триггер 6.
При этом выходы провер емого устройства подключены с помощью коммутатора 3 к таким входам элемента 5 неравнозначности, при которых импульсные последовательности исправного провер емого устройства совмещаютс между собой. Пример такого совмещени рассмотрен ниже. Задержка импульсов, поступающих с коммутатора 3, необходима дл формировани выходной последовательности во времени, осуществл етс при помощи триггеров 6. Выход последнего разр да сдвигового регистра подключен к запрещающему входу элемента 7 «НЕ, выход которого соединен со входом сброса в «О триггера 8. Единичный выход триггера 8 подключен к элементу «И 9, выход которого соединен со входом счетчика 10 импульсов. Вход 11 запуска устройства подключен к генератору 1 тестов, через коммутатор 3 - ко входам разр дов сдвигового регистра 4, к установочному входу триггера 8 и ко входу сброса в «О счетчика 10 импульсов. Генератор 12 тактовых импульсов подключен к генератору 1 тестов, к .контролируемому устройству 2, к сдвиговому регистру 4, ко входу элемента 7 «НЕ и через элемент «И 9 - ко входу счетчика 10.
Предлагаемое устройство работает следующим образом.
При поступлении пускового импульса на вход И счетчик 10 устанавливаетс в «О, триггер 8 - в «1, а генератор 1 выдает по всем выходам тестовые последовательности, провер ющие устройство 2. Выходы устройства 2 подключены с помощью коммутатора 3 ко входам элементов 5 неравнозначности k разр дов регистра, а ко входам элементов 5 неравнозначности т разр дов сдвигового регистра подключен через коммутатор 3 вход 11 запуска. При этом возможны объединени выходов устройства 2 ,как между собой, так и с пусковой шиной. С помощью коммутатора 3 и за счет триггера 6 обеспечиваетс совмещение и в то же врем ортогональность в любом разр де сдвигового регистра выходных последовательностей устройства.
После выработки пускового импульса сдвиговой регистр 4 устанавливаетс в такое начальное состо ние, при котором двоична последовательность на выходе сдвигового регистра об зательно содержит непрерывную
группу «1 (0001-11И). Эта
группа «1 запрещает прохождение тактовых импульсов через элемент 7 «НЕ. Триггер 8 находитс в состо нии «1 до прихода первого «О с выхода регистра, при этом элемент «И
9открыт, а счетчик 10 регистрирует количество «1 в группе до первого «О. При исправной работе провер емого устройства 2 счетчик
10фиксирует полное число «1. В случае перерождени «Ь в «О (из-за неисправности устройства 2) на входе какого-либо элемента 5 неравнозначности (со стороны .коммутатора) этот «О передаетс по сдвиговому регистру 4 через другие элементы неравнозначности, не совмеща сь ни в одной из них с «1. В случае перерождени «О в «1 (из-за неисправности устройства 2) на входе какого-либо элемента
5 неравнозначности последующих разр дов тот элемент неравнозначности, на входах которого происходит это совмещение, выдает на
своем выходе «О, поступаю.щий затем на элемент 7 «НЕ. Таким образом, в случае перерождени компонент или их сдвига во времени , при рещении функции неравнозначности в разр дах на выходе сдвигового регистра 4 в группе «1 по вл етс одна или несколько компонент «О (00... 011011). В этом случае счетчик 10 регистрирует число «1 до первого «О, что позвол ет локализировать неисправпости в провер емой схеме.
Предположим, например, что провер емое устройство 2 имеет два выхода «а и «б (фиг. 2). На фиг. 3 показаны временные последовательности этих выходов, синхронизированные относительно импульса запуска по входу 11. На этой же фигуре дана временна последовательность на выходе сдвигового регистра 4 при тех коммутаци х, .которые показаны на фиг. 2. Стрелками показано перемещение импульсов от входов сдвигового регистра 4 к выходу при совмещении выходных последовательностей «а и «б. Возникновение лож.ной «1, например, во втором такте выхода «а приводит к пропаданию «1 на выходе
регистра 4 в третьем такте. Это объ сн етс тем, что элемент 5 неравнозначности, вход щий в разр д регистра, выдает на выход «О при наличии «1 по двум входам одновременно . При этом исходна последовательность
«111111 вырождаетс в последовательность «111011. Счетчик 10 зарегистрирует две «1 вместо шести.
Claims (1)
- Формула изобретениУстройство дл поиска неисправностей, содержащее генератор тестов, выходы которогосоединены со входами контролируемого устройства , коммутатор, входы которого соединены с выходами контролируемого устройства, генератор тактовых импульсов, выход которого соединен с первым входом генератора тестов и с входом контролируемого устройства, сдвиговый регистр, отличающеес тем, что, с целью упрощени устройства, о.но содержит элемент «НЕ, триггер, элемент «И, элементы неравнозначности и счетчик, входкоторого через элемент «И, соединенный с единичным выходом триггера, соединен с выходом генератора тактовых импульсов, с первым входом элемента «НЕ и с первым входом сдвигового регистра, вход триггера соединенс выходом элемента «НЕ, второй вход которого соединен с выходом сдвигового регистра, выходы триггеров разр дов сдвигового регистра соединены с первыми входами соответствующих элементов неравнозначности, вторыевходы которых соединены с выходами коммутатора , а выходы элементов неравнозначности соединены со входами триггеров разр дов сдвигового регистра, входы сброса счетчика и триггера соединены со входом коммутатора ивторым входом генератора тестов.11-иг.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1793418A SU503242A1 (ru) | 1972-06-07 | 1972-06-07 | Устройство дл поиска неисправностей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1793418A SU503242A1 (ru) | 1972-06-07 | 1972-06-07 | Устройство дл поиска неисправностей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU503242A1 true SU503242A1 (ru) | 1976-02-15 |
Family
ID=20516885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1793418A SU503242A1 (ru) | 1972-06-07 | 1972-06-07 | Устройство дл поиска неисправностей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU503242A1 (ru) |
-
1972
- 1972-06-07 SU SU1793418A patent/SU503242A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU503242A1 (ru) | Устройство дл поиска неисправностей | |
US3056108A (en) | Error check circuit | |
SU902074A1 (ru) | Кольцевой сдвигающий регистр | |
SU1363511A1 (ru) | Устройство дл испытани клавиатур телеграфных аппаратов | |
SU570055A1 (ru) | Устройство дл контрол импульсных схем | |
SU888125A1 (ru) | Устройство дл коррекции сбойных кодов в кольцевом распределителе | |
SU1037257A1 (ru) | Устройство дл контрол логических блоков | |
SU1128267A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1367015A1 (ru) | Устройство дл контрол логических блоков | |
SU962933A1 (ru) | Генератор случайной последовательности | |
SU978154A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1012252A1 (ru) | Устройство дл формировани случайных и псевдослучайных чисел | |
SU900286A1 (ru) | Устройство дл контрол цифровых систем | |
SU773576A1 (ru) | Устройство дл диагностики релейно-контактных схем | |
SU440668A1 (ru) | Устройство дл контрол блоков цифровых вычислительных машин | |
RU2062511C1 (ru) | Ортогональная матрица регистров сдвига | |
SU902018A1 (ru) | Устройство дл контрол логических блоков | |
SU1569624A1 (ru) | Блок управлени коммутатором давлени | |
SU877551A1 (ru) | Устройство дл диагностики неисправностей цифровых интеграторов | |
SU429380A1 (ru) | Устройство для обнаружения неисправностей в электрическом монтаже | |
SU955072A1 (ru) | Устройство дл проверки функционировани логических схем | |
SU921089A2 (ru) | Распределитель импульсов | |
SU1499519A1 (ru) | Устройство дл контрол параметров знакосинтезирующего узла печатающего механизма | |
SU528612A1 (ru) | Асинхронный регистр сдвига | |
SU805321A1 (ru) | Устройство дл обнаружени неисправ-НОСТЕй B блОКАХ КОММуТАции цифРОВыХиНТЕгРиРующиХ СТРуКТуР |