SU440668A1 - Устройство дл контрол блоков цифровых вычислительных машин - Google Patents

Description

I

Изобретение касаетс  вычислительной техники , в частности устройств дл  контрол  блоков цифровых вычислительных машин (ЦВМ).

Известны устройства дл  контрол  ЦВМ, содерн ащие генератор импульсов, генератор тестов, сумматор, дешифратор неисправностей контролируемого блока, дешифратор неисправностей элементов, узел признака контролируемого блока, индикаторы неисправноС1ей .

Однако дл  этих устройств характерна недостаточна  эффективность контрол , вызванна  неопределенностью технического состо ни  устройств контрол  в момент проведени  блоков ЭВМ.

Целью изобретени   вл етс  повышение эффективности контрол .

Это достигаетс  тем, что устройство содержит схемы «И самоконтрол , схемы «И контрол , дешифратор самоконтрол , схему «ИЛИ, элемент задержки, индикатор самоконтрол  и управл юш;ий триггер, единичный выход которого св зан с первыми входами схем «И самоконтрол , вторые входы которых соединены соответственно с выходами генератора универсального теста, св занными также с первыми входами дешифратора самоконтрол , выходами дешифратора неисправностей блоков и дешифратора неисправностей элементов, нулевой выход управл юш,его

триггера подключен ко входу индикатора самоконтрол  и к первым входам схем «И коптрол , вторые входы которых соединены с выходами контролируемого блока, выходы схем

«И контрол  и схем «И самоконтрол  подключены к соответствуюш,им входам сумматора , выходы которого св заны со вторыми входами дешифратора самоконтрол , выход которого соединен с первым входом схемы

«ИЛИ и нулевым входом управл ющего триггера, единичный вход которого подключен ко второму входу схемы «ИЛИ, выход схемы «ИЛИ соединен с третьими входами генератора универсального теста и сумматора

непосредственно и со вторыми входами указанных блоков - через элемент задержки.

Иа чертеже приведена блок-схема предложенного устройства.

Оно содержит генератор 1 универсального теста, подключаемый ко входам провер емого блока 2, схемы 3 «И самоконтрол , дешифратор 4 самоконтрол , схемы 5 «И контрол , сумматор б, дешифратор 7 неисправностей

блока, дешифратор 8 неисправностей элементов , узел 9 признака контролируемого блока, управл ющий триггер 10, схему 11 «ИЛИ, элемент 12 задержки, индикатор 13 самоконтрол , генератор 14 импульсов и индикатор 15

неисправности блока.

При поступлении пускового импульса на вход 16 триггер 10 устанавливаетс  в состо ние «1. При этом открываютс  схемы 3 «И самоконтрол , а схемы 5 «И контрол  будут закрыты.

Пусковой импульс через схему 11 «ИЛИ устанавливает устройство в исходное состо ние , а через элемент 15 задержки производит запуск устройства.

Генератор 1 универсального теста построен таким образом, что его выходные импульсные последовательности  вл ютс  диагностическими и провер ющими дл  всей совокупности контролируемых блоков и дл  самого предлагаемого устройства.

Импульсные последовательности с выхода генератора 1 поступают через открытые схемы 3 «И самоконтрол  на входы сумматора 6, где и происходит суммирование кодов универсального теста.

Дешифраторы 7 и 8 контролируют нромел уточные суммы сумматора 6, причем выходные сигналы этих дешифраторов также суммируютс  сумматором 6. Перестроение логической схемы дешифраторов 7, 8, а также дешифратора 4 самоконтрол  производитс  узлом 9 признака контролируемого блока в соответствии с типом контролируемого блока.

В случае исправности устройства контрол , итогова  сумма в сумматоре 6 соответствует вполне определенной импульсной комбинации на выходах генератора 1 универсального теста . В этом случае срабатывает дешифратор 4 самоконтрол  и импульс с его выхода устанавливает триггер 10 в «О.

При этом срабатывает индикатор 13 самоконтрол , открываютс  схемы 5 «И контрол , а схемы 3 «И самоконтрол  закрываютс . Кроме того, выходной импульс с дешифратора 4 через схему 11 «ИЛИ производит начальную установку устройства, а через элемент 12 задержки производит его повторный запуск. На этом этапе работы сумматор 6 суммирует только выходные коды контролируемого блока.

После прекраш,ени  работы генератора 1 универсального теста в сумматоре 6 оказываетс  итогова  сумма выходных кодов контролируемого блока 2. Итогова  сумма анализируетс  дешифраторами 7 и 8. При этом дешифратор 7 имеет на выходе сигнал «1 в случае истинной итоговой суммы, а дешифратор 8 перекодирует искаженные итоговые суммы в позиции неисправных элементов. Сигнал «1 на выходе дешифратора 7 вызывает срабатывание индикатора 15 неисправности контролируемого блока. В случае неисправности

устройства итогова  сумма сумматора 6 не соответствует истинной сумме, поэтому дешифратор 4 самоконтрол  не срабатывает, триггер 10 остаетс  в состо нии «1, и устройство 5 не производит контроль блока 2, что фиксируетс  индикатором 13. К аналогичному результату приведут неисправности в генераторе 1, в сумматоре 6, а также в остальных блоках устройства. 10

Предмет изобретени 

Устройство дл  контрол  блоков цифровых

15 вычислительных машин, содержащее генератор импульсов, св занный с первыми входами контролируемого блока, сумматора и генератора универсального теста, второй вход которого соединен со вторым входом сумматора,

0 а выходы - с соответствующими входами контролируемого блока, дешифратор неисправностей блока, первые входы которого соединены с выходами сумматора и соответствующими входами дешифратора неисправностей

5 элементов, второй вход св зан с выходом узла признака контролируемого блока и со вторым входом дешифратора неисправностей элементов , а выход - с индикатором неисправностей блока, отличающеес  тем, что, с

0 целью повышени  эффективности контрол , оно содержит схемы «И самоконтрол , схемы «И контрол , дешифратор самоконтрол , схему «ИЛИ, элемент задержки, индикатор самоконтрол  и управл юший триггер, единичный выход которого св зан с первыми входами схем «И самоконтрол , вторые входы которых соединены соответственно с выходами генератора универсального теста, св занными также с первыми входами дешифратора самоконтрол , выходами дешифратора неисправностей блока и дешифратора неисправностей элементов, нулевой выход управл юшего триггера подключен ко входу индикатора самоконтрол  и к первым входам схем «И контрол , вторые входы которых соединены с выходами контролируемого блока, выходы схем «И контрол  и схем «И самоконтрол  подключены к соответствующим входам сумматора , выходы которого св заны со вторыми входами дешифратора самоконтрол , выход которого соединен с первым входом схемы «ИЛИ и нулевым входом управл ющего триггера, единичный вход которого подключен ко второму входу схемы «ИЛИ, выход схемы

«ИЛИ соединен с третьими входами генератора универсального теста и сумматора непосредственно и со вторыми входами указанных блоков через элемент задержки.

Позиции неиспрабHbif . злементоб