SU921089A2 - Распределитель импульсов - Google Patents

Распределитель импульсов Download PDF

Info

Publication number
SU921089A2
SU921089A2 SU802958639A SU2958639A SU921089A2 SU 921089 A2 SU921089 A2 SU 921089A2 SU 802958639 A SU802958639 A SU 802958639A SU 2958639 A SU2958639 A SU 2958639A SU 921089 A2 SU921089 A2 SU 921089A2
Authority
SU
USSR - Soviet Union
Prior art keywords
register
input
output
decoder
pulse
Prior art date
Application number
SU802958639A
Other languages
English (en)
Inventor
Юон Ионашевич Попше
Original Assignee
Предприятие П/Я А-1221
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1221 filed Critical Предприятие П/Я А-1221
Priority to SU802958639A priority Critical patent/SU921089A2/ru
Application granted granted Critical
Publication of SU921089A2 publication Critical patent/SU921089A2/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ

Claims (1)

  1. Изобретение .о.тноситс  к импульсной технике и может быть использовано в аппаратуре передачи данных и телеграфии. Известен распределитель импульсов .по авт. св. № 818013,  вл кщийс  наиболее близким техническим решением к предлагаемому и содержащи регист, соединенный с дешифратором , элементы И, НЕ и триггер 1. Недостатком этого устройства  вл етс  невозможность контрол  коли чества сбоев элементов и определени их статистических характеристик 1л Цель изобретени  - расширение фу циональных возможностей. Дл  достижени  этой цели в расп ределитель импульсов, содерхсащий регистр, соединенный с дешифратором элемент И, НЕ и триггер , установоч ный вход которого соединен со вторым выходом дешифратора, а счетный вход - с другим выходом регистра и его входом, причем выход триггера подключен к первому входу элемента И, второй вход которого череэ элемент НЕ соединен с тактирующим входом регистра, при этом выход элемента И подключен к установочному входу регистра, введены соединенные последовательно дополнительный дешифратор , инвертор, дополнительный элемент И, счетчик импульсов и индикаторный блок, причем входы дополнительного дешифратора соединены с соответствующими выходами регистра , а другой вход дополнительного элемента И подключен к выходу элемента И. На чертеже представлена структурна  схема распределител . Распределитель содержит регистр I сдвига с перекрестной обратной св эью , дешифратор 2, выходы которого  вл ютс  выходами распределител , счетный триггер 3, элемент 4 И, элемент 5 НЕ, вход 6, дешифратор 7 нул , инвертор 8, элемент 9 И, сче.ч3 9 чик 10 импульсов и индикаторный блок 11. Распределитель работает следуюОим образом. На вход 6 поступает тактова  час тота периоды которой следует расп ределить во времени. В услови х отсутстви  помех расп ределитель после установки в начале работы в исходное состо ние работает обЫЧ1ШМ образом. На выходах дешифратору 2 по вл ютс  распределенные по ,времени сигналы в соотве ствий с изменением состо ний регист ра 1. Эта последовательность импуль сов до воздействи  на регистд i помехи остаетс  неизменной и правильг  ой. При переходе последнего триг гера регистра 1 в исходное состо ние , что  вл етс  признаком (по необ зательным ) конца текущего цикла триггер 3 по счетному входу устанавливаетс  в состо йие, разрешающее работу элемента 4. Так как на второй вход последнего с вьпсода элемента 5, поступает сигнал в противофазе с сигналом на входе 6 регистра I, то на выходе элемента 4 образуетс  сигнал во врем  дейстйи  отрицательного полупериода входной такто вой частоты, который сбрасывает регистр 1 в исходное состо ние..Естественно что если при этом регистр «е находитс  в исходном состо нии (наличие сбо ) , то он приведен в это состо ние принудительно. Триггер 3 приводитс  в исходное состо ние сигналом со втогого выхода дешиф« ратора 2, сдвинутым во времени относительно импульса сброса. При возникновении сбо .распредели тел  один или несколько триггеров регистра 1 во врем  его последнего триггера в ноль наход тс  в единице . Это означает, что дешифратор 7 нул , св занный с выходами всех раз 4 р дов регистра 1 и вьщел ющий его нулевое состо ние на своем выходе, не вырабатывает рабочий снгийл и с инвертора 8 по вл етс  сигнал, разрешаюв (ий через элемент 9 прохождение импульса с выхода элемента 4 на вход счетчика 10, который фиксирует и запоминает такие импульсы. Состо ние счетчика 10 (количество накопленных импульсов о сбо х) отображаетс  индикаторным блоком 11. При этом необходима  дл  срабатывани  счетчика 10 задержка рабочего сигнала на выходе инвертора 8 обеспечиваетс  элементами дешифратора 7 (после сброса в ноль регистра импульсом с выхода элемента 4) |i этим же инвертором 8. По данньгм, снимаемым со счетчика 10, можно судить о надежности работы прибора, а их фиксаци  через определенные промежутки времени дает возможность строить кривые распределени  сбоев, т.е. получить различные их статические характеристики . Формула изобретени  Распределитель импульсов по авт. св. IP 818013, отличающийс  тем, что, с цейью расиирени  функциональных возможностей, в него введены соединенные последовательно дополнительный дешифратор, инвертор, дополнительный элемент И, счетчик.импульсов, и индикаторный блок, причем входы дополнительного дешифратора соединены с соответствующими выходами регистра, а другой вход дополнительного элемента И подключен к выходу элемента И. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР по за вке № 2688504/18-21, 03 К 17/62, 27.11.79.
SU802958639A 1980-07-09 1980-07-09 Распределитель импульсов SU921089A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802958639A SU921089A2 (ru) 1980-07-09 1980-07-09 Распределитель импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802958639A SU921089A2 (ru) 1980-07-09 1980-07-09 Распределитель импульсов

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU818013 Addition

Publications (1)

Publication Number Publication Date
SU921089A2 true SU921089A2 (ru) 1982-04-15

Family

ID=20909089

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802958639A SU921089A2 (ru) 1980-07-09 1980-07-09 Распределитель импульсов

Country Status (1)

Country Link
SU (1) SU921089A2 (ru)

Similar Documents

Publication Publication Date Title
SU921089A2 (ru) Распределитель импульсов
SU1376083A1 (ru) Генератор потоков случайных событий
SU1487062A1 (ru) Устройство для моделирования отказов в сложных системах
SU501469A1 (ru) Устройство дл получени серий импульсов
SU1370754A1 (ru) Устройство дл контрол импульсов
SU890398A1 (ru) Устройство дл контрол логических узлов
SU1298900A1 (ru) Счетчик
SU1534463A1 (ru) Устройство дл встроенного контрол блоков ЦВМ
SU1062623A1 (ru) Устройство дл контрол импульсов
SU959084A1 (ru) Устройство дл контрол работоспособности счетчика
SU951312A1 (ru) Устройство дл контрол логических блоков
SU1499350A1 (ru) Устройство дл анализа состо ний логических схем
SU1132291A1 (ru) Устройство дл регистрации сигналов неисправности
SU605229A1 (ru) Формирователь адреса системы передач информации
SU1481768A1 (ru) Сигнатурный анализатор
SU1270773A1 (ru) Сигнатурный анализатор
SU408354A1 (ru) Устройство для определения смены кода преобразователя угол — код
SU902020A1 (ru) Устройство дл моделировани отказов в сложных системах
SU888125A1 (ru) Устройство дл коррекции сбойных кодов в кольцевом распределителе
RU2006922C1 (ru) Устройство для контроля работоспособности вычислительных систем
SU853671A1 (ru) Устройство дл контрол фазовыхиСКАжЕНий СигНАлА ВОСпРОизВЕдЕНи
SU1247876A1 (ru) Сигнатурный анализатор
SU686029A1 (ru) Устройство дл определени разности двух чисел
SU1434430A1 (ru) Датчик равномерно распределенных случайных чисел
SU679945A1 (ru) Устройство дл контрол электронных объектов