SU728130A1 - Устройство дл контрол дискретных объектов - Google Patents
Устройство дл контрол дискретных объектов Download PDFInfo
- Publication number
- SU728130A1 SU728130A1 SU782665698A SU2665698A SU728130A1 SU 728130 A1 SU728130 A1 SU 728130A1 SU 782665698 A SU782665698 A SU 782665698A SU 2665698 A SU2665698 A SU 2665698A SU 728130 A1 SU728130 A1 SU 728130A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- unit
- block
- control
- output
- Prior art date
Links
Landscapes
- Control By Computers (AREA)
- Testing And Monitoring For Control Systems (AREA)
Description
Изобретение отк ситс к области цифровой вычислительной техники, в частности к автоматизированньм сйстб мам контрол цифровых устройств. Известны устройства дл контрал цифровых блоков, работающие по принципу контрол функционировани блока заключающемус в том, что на входы контролируемых блоков подаетс после довательность входных наборов и выходные значени сигналов сравнйва- ютс с эталонными наборами. Известное устройство 1 содержит запоминающее устройство дл хранени тестов, регистр теста; устройство записи информации из запоминающего устройства в регистр теста, формирователи входных и выходных сигналов , коммутационное устройство, устройство сравнени и осуществл Гет контроль путем подачи из запоминающего устройства поел адов ательности входных наборов на входы контролируемого устройства через устройство записи информации, регистр тест формирователи выходных сигналов и коммутационное устройство и сравнени с эталоном выходных значений сигналов, поступающих с контролируемого устройства через входные формирователи . Недостатком этого устройства вл етс невозможность конт1эолн устройств, имеющих число контактов , превышающее йсло раэ ндов регистра теста, без увеличени числа его разр дов. Известно также устройство 2, содержащее ПбСто нный запоминающий блок, блок ввода информации, вхсщные и исходные коммутаторы, блок йравнёнй и блок индикации, регистр приема информации, сумматор, схемы И и схемы ИЛИ, которое обнар5 нвает неисправности цифровых систем, подава входные сигналы из посто нного запоминающего блока с помощью блока управлени по адресу, полученному из счетчика команд, чеЕ1ез блок ввода информации и входной коммутатор и сравнива с эталоном полученную от контролируемого устройства информацию . Недостатком устройства вл етс необходимость увеличени разр дности посто нного запоминающего блока, блока сравнени , блока индикации при контроле устройств с числом контактов, превышающим разр дность известного устройства. Устройство .3 наиболее .близко предлагаемому по технической сущности и содержит блок ввода, блок пам ти , коммутатор, блок сравнений, блок управлени , причем первый выхо блока ввода соединен с первым входом блока пам ти, первый и второй выходы блока управлени соединены соответственно с входом блока ввода и вторым входом блока пам ти, первый и второй выходаа блока пам ти соедийёны Ьоответственно с первым входом коммутатора и с первым входом блока сравнени , первый и второй .входы . блока управлени соединенысоответственно с выходом блока сравнени и вторым выходом блока ввода, третий и четвертый выходы блока управлени соединены соответственно с вторым входом блока сравнени и вторым входом коммутатора.
Контроль в данном устройстве осуществл етс подачей на входы контролируемых цифровых блоков последова тельности входных наборов, считываемых из блока пам ти, сравнени значений выходных сигналов, образующихс на выходах контролируемых блоков с наборами, считанными из блока пам ти , Вы вление блоком сравнени неравенства хот бы при одном сравнении свидетельствует о неисправности в контролируемом цифровом блоке. НедЬста тком этого устройства вл етс невозможность контрол цифровых блоков , число контактов которых п;ре.вышает разр дность блока пам ти.
Целью изобретени йл етс раоиирение функциональных возможностей устройства.
Поставленна цель достигаетс тем, что в устройство дл контрол дискретных объектов, содержащее последовательно соединенные,блок ввода, блок пам ти и первый коммутатор , а также блок управлени , выхОДН которого соединены с управл ющими входами блока ввода, --блока пам ти, блока сравнени и первого коймутатора, а входы - с управл ющими выходами блока ввода и блока сравнени , первый вход которого подключен к второму выходу блока пам ти, введены многовходовой элемент ИЛИ и второй коммутатор, управл ющий вход которого соединен с соответствующим выходом блока управлени , первый выход - с вторым входом блока сравнени , а второй ВыхОд - с пёрвыми входами многовходовбго элемента ИЛИ, вторыми входами подключенйого к выходу первого коммутатора.
На чертеже представлена блоксхема устройства дл контрол дискретных объектов , содержащего блок 1 ввода, блок пам ти 2, коммутатор 3, блок сравнени 4, блок управлени 5 коммутатор 6 и многовходовой элемент ИЛИ 7.
Устройство работает следующим образом.
Коммутатор 6 распредел ет входы устройства и подключенные к ним выходы контролируемого объекта на две группы: перва из них посто нно подключена к блоку 4, втора в зависимости от сигналов с блока 5 подклчена или отключена от элемента ИЛИ
Сигналы с блока 5 осуществл ют подключение через коммутатор 3 и элмент ИЛИ выхода блока 2 к выходу устройства, к которому подключены входы контролируемого объекта, и отключение второй группы входов устройства от элемента ИЛИ.. Сигналы с первой группы входов устройства поступают на вход блока 4, на другой вход которого по сигналу с блок 5 подаетс с блока 2 эталонный набо В случае неравенства блок 4 вьщает сигнал ошибки в блок 5.
После серии тактов контрол , в течение которой провер ютс все выходы первой группы контролируемог объекта, по сигналам блока 5 выходы второй группы через коммутатор 6 подключаютс к элементу ИЛИ 7, а соответствующее количество выходов коммутатора 3 отключаетс от этого элемента Сигналы на выходе элемента ИЛИ, вл ющиес входным набором дл контролируемого объекта, представл ют собой комбинацию выходных сигналов коммутаторов 3 и б, завис щую от сигналов блока 5, которые поступают на данные коммутаторы и могут измен тьс в каждом последующем такте. Сравнение сигналов перво группы входов с эталоном свидетельствует об исправности второй группы выходов контролируемого объекта.
. Таким образом, изобретение позвол ет уменьшить разр дность блока 2 и блока 4 за счет того, что контролируетс только перва группа входов устройства. По этой же причине на устройстве/контрол с определенной разр дностью можно контролировать цифровые блоки с числом контактов, превышающим разр дность этого устройства, что расшир ет его функциональные возможности. Введение дополнительных узлов позвол ет не увеличивать на шесть разр дов регистровую пам ть устройства контрол .
Внедрение изобретени позвол ет полностью автоматизировать контроль блоков, исключить ручной контроль с помощью осциллографа сигналов, ранее ке провер емых устройством контрол , что в услови х серийного производства дает возможность уменьшить врем контрол дискретных объектов на 20-40 норм/ч на объект.
Применение изобретени в автоматизированных системах контрол позволит провер ть дискретные объекты с числом контактов, превышающим разр дность системы.
Claims (3)
1.Авторское свидетельство СССР №390526, кл. G 06 F 11/00, 1971,
2.Авторское свидетельство СССР №561965, кл. G 06 F 11/00, 1973.
3.Авторское свидетельство СССР 5 №607218, кл. G 06 F 11/00, 1975
(прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782665698A SU728130A1 (ru) | 1978-09-21 | 1978-09-21 | Устройство дл контрол дискретных объектов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782665698A SU728130A1 (ru) | 1978-09-21 | 1978-09-21 | Устройство дл контрол дискретных объектов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU728130A1 true SU728130A1 (ru) | 1980-04-15 |
Family
ID=20785907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782665698A SU728130A1 (ru) | 1978-09-21 | 1978-09-21 | Устройство дл контрол дискретных объектов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU728130A1 (ru) |
-
1978
- 1978-09-21 SU SU782665698A patent/SU728130A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU728130A1 (ru) | Устройство дл контрол дискретных объектов | |
US4290137A (en) | Apparatus and method of testing CML circuits | |
KR850003006A (ko) | 데이타 처리 시스템의 시험 및 보수 방법과 장치 | |
SU489051A1 (ru) | Устройство дл автоматического контрол электрических цепей | |
SU1674133A1 (ru) | Устройство дл имитации неисправностей | |
SU1164711A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1188789A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1603390A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1037261A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1262452A1 (ru) | Устройство дл программного управлени | |
SU613270A1 (ru) | Устройство дл обнаружени неисправности электрической схемы | |
SU1120333A1 (ru) | Устройство дл контрол коммутации информационных каналов | |
SU779932A1 (ru) | Устройство дл контрол правильности электрических соединений | |
SU1084804A2 (ru) | Устройство дл отладки тестов | |
SU890398A1 (ru) | Устройство дл контрол логических узлов | |
SU1571619A1 (ru) | Устройство дл контрол монтажных схем | |
SU841064A1 (ru) | Устройство дл контрол блоковОпЕРАТиВНОй пАМ Ти | |
SU807307A1 (ru) | Устройство дл контрол согласован-НОгО ABTOMATA | |
SU1262430A1 (ru) | Устройство дл испытани электронных логических схем | |
SU1160416A1 (ru) | Многоканальный сигнатурный анализатор | |
SU769493A1 (ru) | Устройство дл диагностики неисправностей дискретных объектов | |
SU773672A1 (ru) | Устройство дл дистанционного программного управлени механизмами | |
SU1117628A1 (ru) | Устройство дл ввода информации | |
SU1180896A1 (ru) | Сигнатурный анализатор | |
SU526832A1 (ru) | Адаптивное устройство дл проверки диодных схем |