SU1188789A1 - Запоминающее устройство с самоконтролем - Google Patents

Запоминающее устройство с самоконтролем Download PDF

Info

Publication number
SU1188789A1
SU1188789A1 SU843738865A SU3738865A SU1188789A1 SU 1188789 A1 SU1188789 A1 SU 1188789A1 SU 843738865 A SU843738865 A SU 843738865A SU 3738865 A SU3738865 A SU 3738865A SU 1188789 A1 SU1188789 A1 SU 1188789A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
unit
output
outputs
Prior art date
Application number
SU843738865A
Other languages
English (en)
Inventor
Александр Валентинович Дрозд
Евгений Леонидович Полин
Виктор Леонтьевич Панченко
Валерий Владимирович Лебедь
Ольга Петровна Гусева
Original Assignee
Специальное Проектно-Конструкторское Бюро "Дискрет" Одесского Ордена Трудового Красного Знамени Политехнического Института
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Проектно-Конструкторское Бюро "Дискрет" Одесского Ордена Трудового Красного Знамени Политехнического Института filed Critical Специальное Проектно-Конструкторское Бюро "Дискрет" Одесского Ордена Трудового Красного Знамени Политехнического Института
Priority to SU843738865A priority Critical patent/SU1188789A1/ru
Application granted granted Critical
Publication of SU1188789A1 publication Critical patent/SU1188789A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее блок пам ти, первый и второй коммутаторы, блок контрол , блок управлени , блок сравнени , причем выход блока управлени  соединен с одними входами первого и второго коммутаторов, другие входы первого коммутатора подключены к входам группы блока пам ти, выходы которого  вл ютс  информационными выходами устройства, один выход блока пам ти соединен с первым входом блока сравнени  и одним входом блока контрол , другие входы которого подключены к другим выходам блока пам ти, второй вход блока сравнени  соединен с выходом второго коммутатора, другие входы которого подключены к другим выходам блока пам ти, выходы блока контрол  и блока сравнени   вл ютс  контрольными выходами устройства, управл ющим входом которого  вл етс  вход блока управлени , отличающеес  тем, что, с целью упрощени  устройства, в него введен третий коммутатор, первый вход которого подключен к выходу блока управлени , выход первого коммутатора подключен к второму входу третьего коммутатора, выход i которого соединен с входом блока пам ти, третий вход третьего коммутатора и входы (Л группы блока пам ти  вл ютс  информационными входами устройства.

Description

00
00
00
о Изобретение относитс  к вычислительной технике и может быть использовано дл  отладки , а также диагностики цифровой аппаратуры с развитой унификацией схем. Целью изобретени   вл етс  упрощение устройства. На чертеже представлена структурна  схема устройства. Устройство содержит: блок 1 пам ти (блок унифицированных схем), блок 2 контрол , первый 3, второй 4 и третий 5 коммутаторы , блок 6 управлени , блок 7 сравнени . Устройство работает следующим образом. На информационные входы устройства поступают последовательности слов, включающие как информационные, так и соответствующие им вычисленные ранее контрольные разр ды, например, по модулю три. Первые информационные вход и выход устройства (, п-1)  вл ютс  соответственно входом и выходом i-й унифицированной схемы блока 1. В рабочем режиме распространение слов через унифицированные схемы обеспечиваетс  за счет соединени  входов одних из них с выходами других непосредственно или через другие устройства (эти соединени  реализуютс  вне предлагаемого устройства), выполнени  определенного алгоритма обработки информации. При этом третий коммутатор 5, управл емый блоком 6 управлени , обеспечивает поступление на входы п-й унифицированной схемы последовательности слов с п-го информационного входа устройства. В качестве п-й унифицированной схемы выбираетс  схема блока 1, сто ща  последней по ходу распространени  информации. В отладочном режиме или в режиме диагностики в блоке 6 управлени , реализованном , например, в виде тумблерных переключателей , имеющих два положени  «1 и «О, задаетс  двоичный код i, а также инвертируетс  сигнал, подаваемый на управл ющий вход третьего блока коммутаторов 5. Код i поступает на управл ющие (адресные) входы первого 3 и второго 4 коммутаторов, выбирающих при этом слова соответственно с входа и выхода i-й унифицированной схемы блока 1. Далее с выхода первого коммутатора 3 входное слово i-й унифицированной схемы поступает через третий коммутатор на вход п-й унифицированной схемы блока 1. Коммутаторы 3,4 и 5 коммутируют с входов на выходы отдельные разр ды слов, подаваемые на входы этих блоков. С выхода второго коммутатора 4 выходное слово i-й унифицированной схемы блока 1 поступает на первый вход блока 7 сравнени , на второй вход которого поступает слово с выхода п-й унифицированной схемы блока 1. Блок 7 сравнени  выполн ет поразр дное сравнение слов с выходов i-й и п-й унифицированных схем и вырабатывает информацию, указывающую на разр ды слов, с различными значени ми. Слова с выходов унифицированных схем блока 1 поступают на вход блока 2 контрол , который сопоставл ет информационные разр ды с их контрольными разр дами и вычисл ет сигналы ощибок. Блок 2 контрол   вл етс  частью системы аппаратного контрол , которой охвачена кажда  унифицированна  схема блока 1. Система аппаратного контрол  используетс  как в рабочем режиме , так и в отладочном. В отладочном режиме сигнал контрол  позвол ет судить о заверщении процесса отладки первой и п-й, а также очередной (по ходу распространени  информации) унифицированной схемы блока 1, о поддержании в исправном состо нии п-й и первых уже настроенных унифицированных схем блока 1. Выходное слово унифицированных схем блока 1 может быть дополнено разр дами, принимающими значени  внутренних точек этих схем, что при их сопоставлении позвол ет повысить локализации неисправностей.

Claims (1)

  1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее блок памяти, первый и второй коммутаторы, блок контроля, блок управления, блок сравнения, причем выход блока управления соединен с одними входами первого и второго коммутаторов, другие входы первого коммутатора подключены к входам группы блока памяти, выходы которого являются информа- ционными выходами устройства, один выход блока памяти соединен с первым входом блока сравнения и одним входом блока контроля, другие входы которого подключены к другим выходам блока памяти, второй вход блока сравнения соединен с выходом второго коммутатора, другие входы которого подключены к другим выходам блока памяти, выходы блока контроля и блока сравнения являются контрольными выходами устройства, управляющим входом которого является вход блока управления, отличающееся тем, что, с целью упрощения устройства, в него введен третий коммутатор, первый вход которого подключен к выходу блока управления, выход первого коммутатора подключен к второму входу третьего коммутатора, выход которого соединен с входом блока памяти, третий вход третьего коммутатора и входы группы блока памяти являются информационными входами устройства.
SU843738865A 1984-03-27 1984-03-27 Запоминающее устройство с самоконтролем SU1188789A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843738865A SU1188789A1 (ru) 1984-03-27 1984-03-27 Запоминающее устройство с самоконтролем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843738865A SU1188789A1 (ru) 1984-03-27 1984-03-27 Запоминающее устройство с самоконтролем

Publications (1)

Publication Number Publication Date
SU1188789A1 true SU1188789A1 (ru) 1985-10-30

Family

ID=21118277

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843738865A SU1188789A1 (ru) 1984-03-27 1984-03-27 Запоминающее устройство с самоконтролем

Country Status (1)

Country Link
SU (1) SU1188789A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 781816, кл. G 11 С 29/00, 1980. Авторское свидетельство СССР № 1105944, кл. G 11 С 29/00, 1983. *

Similar Documents

Publication Publication Date Title
SU1188789A1 (ru) Запоминающее устройство с самоконтролем
KR950004796A (ko) 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬
SU1298802A2 (ru) Шифратор
SU769493A1 (ru) Устройство дл диагностики неисправностей дискретных объектов
SU728130A1 (ru) Устройство дл контрол дискретных объектов
SU732855A1 (ru) Однородна среда
SU1037261A1 (ru) Устройство дл контрол цифровых блоков
SU741257A1 (ru) Устройство дл обмена информацией
SU932615A1 (ru) Коммутирующее устройство
RU1774502C (ru) Устройство дл контрол избыточных кодов
SU1228054A1 (ru) Устройство дл автоматического контрол прецизионных делителей
SU1640744A1 (ru) Многоканальное резервированное запоминающее устройство
SU960828A1 (ru) Устройство дл отладки программ
SU1102070A1 (ru) Резервированное трехканальное мажоритарное устройство
SU1124376A1 (ru) Устройство дл индикации
SU840888A1 (ru) Устройство дл сравнени п двоичных чисел
SU1105944A1 (ru) Запоминающее устройство с самоконтролем
SU1242963A1 (ru) Устройство дл контрол адресных шин интерфейса
SU1394459A1 (ru) Многомодульна коммутационна система дл асинхронных цифровых сигналов
SU605217A1 (ru) Устройство дл переключени резервных блоков системы
SU1575168A1 (ru) Устройство дл выделени медианы трех чисел
SU1303999A1 (ru) Устройство дл контрол цифровых блоков
SU556494A1 (ru) Запоминающее устройство
SU1211731A1 (ru) Многоканальный сигнатурный анализатор
SU1015388A1 (ru) Устройство дл контрол на четность двоичной информации