SU1228054A1

SU1228054A1 - Устройство дл автоматического контрол прецизионных делителей

Info

Publication number: SU1228054A1
Application number: SU843767137A
Authority: SU
Inventors: Анатолий Федорович Сушко; Александр Анатольевич Акимов; Ярослав Митрофанович Кононенко
Original assignee: Харьковский Автомобильно-Дорожный Институт Им.Комсомола Украины
Priority date: 1984-07-05
Filing date: 1984-07-05
Publication date: 1986-04-30

Abstract

Изобретение относитс к области измерительной техники. Может быть использовано при метрологическом контроле и в процессе производства прецизионных делителей . Цель изобретени - расширение области применени достигаетс обеспечением контрол не только прецизионных делителей тока. Дл достижени этой цели в устройство введены блоки 11 и 12 суммировани тока, генератор 7 стабильного тока, аналоговый демультиплексор 8, преобразователь тока в напр жение 9 и аналоговый мультиплексор 10. Устройство также содержит блок 1 управлени , блоки 2 и 3 переключателей , измерительный преобразователь 4, блок 5 согласовани ,, электронно-вычислительный блок 6, разъемы 13 и 14 дл подключени контролируемых делителей. Блок управлени 1 содержит генератор импульсов 15, блок 16 управлени ключами, блоки 17 и 18 ключей, регистры сдвига 19 и 20. 2 ил., I табл. i (Л N5 1C сх о СП

Description

Изобретение относитс к измерительной технике и может быть использовано при метрологическом контроле и в процессе производства прецизионных делителей.

Цель изобретени - расширение области применени путем обеспечени возмож- юсти контрол не только прецизионных делителей напр жени , но и прецизионных делителей тока.

На фиг.1 представлена блок-схема устройства; на фиг.2 - блок-схема стыковки блока согласовани с измерительным преобразователем и электронно-вь1числительным блоком.

Устройство содержит блок 1 управлени , первый 2 и .второй 3 блоки переключателей , измерительный преобразователь 4, блок 5 согласовани , электронно-вычислительный блок 6, генератор 7 стабильного тока, аналоговый демультиплексор 8, преобразователь 9 тока в напр жение, аналоговый мультиплексор 10, первый 11 и второй 12 блоки суммировани тока, первый 13 и второй 14 разъемы дл подключени контролируемых делителей, причем перва и втора группы выходов блока 1 управлени соединены с первыми группами входов соответственно первого 2 и второго 3 блоков переключателей , вторые группы входов которых подключены соответственно к первому 13 и второму 14 разъемам дл подключени контролируемых делителей, измерительный преобразователь 4 подключен при помощи двунаправленной шины через блок 5 согласовани к электронно-вычислительному блоку 6, выход которого подключен к входу блока 1 управлени , группы выходов первого 2 и второго 3 блоков переключателей присоединены к группам входов соответственно первого 11 и второго 12 блоков суммировани тока, выходы которых подключены соответственно к первому и второму входам аналогового мультиплексора 10, третий вход которого присоединен к выходу преобразовател 9 тока в напр жение, вход которого присоединен к первому выходу аналогового де- мультиплексора 8, второй и третий выходы которого подключены соответственно к первому 13 и второму 14 разъемам дл подключени контролируемых делителей, а первый вход - к выходу генератора 7 стабильного тока, выход аналогового мультиплексора 10 присоединен к входу измерительного преобразовател 4, группа выходов которого присоединена к группе входов электронно-вычислительного блока 6, первый выход блока 5 согласовани соединен с вторым входом аналогового демультиплексора, а второй - с четвертым входом аналогового мультиплексора 10.

Блок 1 управлени содержит генератор 15 импульсов, блок 16 управлени ключами, первый 17 и второй 18 блоки ключей, первый 19 и второй 20 регистры сдвига.

На фиг.1 также обозначены первый 21 и второй 22 контролируемые делители тока. Сигналы, формируемые дл организации обмена информацией: ВДЩ - запрос по приоритету на захват магистрали; ВДМ - сигнал готовности к диалогу, вырабатываемый в ответ на ВДЩ (захват магистрали); ОПРОС - управл ющий сигнал, разрешающий выдачу информации; норма - сигнал сбо , причем один из контролируемых прецизионных делителей- тока не работает; КИ - конец цикла измерени ; ПРЕРЫВАНИЕ - конец обращени по данному запросу (сброс магистрали).

Устройство работает следующим образом. В пам ть электронно-вычислительного

блока 6 с рабочего пульта заноситс программа , определ юща алгоритм контрол делителей 21 и 22 тока. Алгоритм построен таким образом, что вначале в течение двух циклов контрол измер ютс абсолютные погрешности контролируемых делителей 21 и 22 тока, а затем дл вычислени их приведенных погрещностей производитс замер величины тока генератора 7 стабильного тока.

Электронно-вычислительный блок 6 по команде оператора устанавливает устройство в исходное состо ние. При этом содержимое первого 19 и второго 20 регистров сдвига- соответствует такту № I, цикла I таблицы истинности.

Работа устройства начинаетс с формировани электронно-вычислительным блоком 6 трех управл ющих сигналов. Первый из них через блок 5 согласовани поступает на вход аналогового демультиплексора 8, который подключает выход генератора 7 стабильного тока к входам контролируемых делителей 21 и 22 тока, а второй по команде электронно-вычислительного блока 6 через блок согласовани 5 поступает на вход аналогового мультиплексора 10 и подключает первый и второй входы последнего к выходам первого 11 и второго 12 блоков суммировани тока. Третий сигнал НАЧАЛО КОНТРОЛЯ с выхода электронно-вычислительного блока 6 поступает на вход блока 1 управлени , конкретнее на вход генератора 15

импульсов, и разрешает прохождение сигнала с его выхода на входы первого 19 и второго 20 регистров сдвига, а также на вход блока 16 управлени ключами. При поступлении первого импульса на вход первого 20 регистров сдвига на их выходах формируетс позиционный двоичный код, содержащий единицу в первом разр де (10...0). Одновременно блок 16 управлени ключами формирует управл ющие сигналы, которые, поступа с его выходов на управл ющие входы блоков ключей 17 и 18, разрешают передачу сформированного позиционного двоичного кода на выходах первого 19 и второго 20 регистров сдвига на

информационные входы первого 2 и второго 3 блоков переключателей.

Каждый нз блоков переключателей 2 и 3 в зависимости от двоичного кода, поступающего на его вход, поразр дно подключает соответствующий разр д контролируемых делителей 21 и 22 тока либо к общей шине, при наличии «О в разр де кода, либо к входам блоков 11 и 12 суммировани токов , при наличии «1 в разр де кода. Поскольку в такте № 1 в старших - первых разр дах кода содержитс «1, а в остальных «О, то первые (старщие) разр ды контролируемых делителей 21 и 22 тока подключаютс к входам блоков 11 и 12 суммировани токов, а остальные разр ды - к общей щине. В результате этого на вход измерительного преобразовател 4 поступают напр жени , соответствующие истинному значению измер емой величины и содержащие абсолютную погрещность контролируемых делителей 21 и 22 тока на кодах первого такта первого цикла таблицы. Результат измерени , полученный с помощью измерительного преобразовател 4, в данном случае содержит разность абсолютных по- грещностей контролируемых прецизионных делителей 21 и 22 тока.

Измерительный преобразователь 4 вырабатывает сигнал норма в случае, если один из контролируемых делителей тока не работает (брак). Сигнал КИ формируетс измерительным преобразователем 4 в конце каждого такта измерени в случае, если отказа не произошло, и результат в виде двоичного кода находитс на выходном регистре преобразовател .

При поступлении сигнала норма с выхода измерительного преобразовател 4 на вход блока 5 согласовани , последний формирует си.гнал ПРЕРЫВАНИЕ и двухраз- р диый код (8р и 9р), который поступает по шине на вход электронно-вычислительного блока 6, где дешифруетс . Электронно-вычислительный блок 6 переходит в режим ОСТАНОВ, а на рабочем пульте индицируетс сигнал СБОЙ и фиксируетс адрес, по которому произошел сбой.

В случае, если отказа контролиуремого делител тока не произошло и такт измерени завершен, измерительный преобразователь 4 формирует сигнал КИ, который поступает на вход блока согласовани 5 и формирует сигнал ПРЕРЫВАНИЕ, поступающий на вход электронно-вычислительного блока 6. Одновременно формируетс двуразр дный код (8р и 9р), поступающий по шине на вход электронно-вычислительного блока, где они дещифруютс , и формируетс адрес, по которому выполн етс обращение, а также команда ВДШ, которые, поступа на вход блока 5 согласовани , формируют в последнем сигнал ОПРОС. Этот сигнал в виде разрешени поступает на вход измерительного преобразовател 4 и вызывает

5

0 5

о

5

0

5

0

Срабатывание комбинационной схемы устройства управлени , вырабатывающей сигнал ВДМ, который, поступа на вход блока 5 согласовани , блокирует обращение к аналоговым демультиплексору 8 и мультиплексору 10 и сбрасывает сигнал ПРЕРЫВАНИЕ, подготовив тем самым магистраль электронно-вычислительного блока 6 к приему информации , поступающей по щине данных в виде 16-разр дного двоичного кода с некоторой задержкой т с выхода измерительного преобразовател 4 на вход электронно-вычислительного блока 6, где результат измерени записываетс в оперативную пам ть.

После окончани первого такта электронно-вычислительный блок 6 вновь вырабатывает сигнал НАЧАЛО КОНТРОЛЯ, который поступает на вход генератора 15 импульсов и разрещает прохождение второго импульса на входы первого 19 и второго 20 регистров сдвига. Такт измерени повтор етс , но уже на другом коде (010...0).

Дл вычислени приведенной погрещнос- ти делителей 21 н 22 тока измер етс также значение тока генератора 7 стабильного тока , преобразованное с помощью преобразовател 9 тока в напр жение, один раз за врем контрол (два цикла). При этом электронно-вычислительный блок 6 вырабатывает два управл ющих сигнала, один из которых через блок 5 согласовани поступает на вход аналогового демультиплексора 8, в результате чего последний отключает выход генератора 7 стабильного тока от входов контролируемых делителей 21 и 22 и подключает его к вхсду преобразовател 9 тока в напр жение. Второй сигнал поступает через блок 5 согласовани на вход аналогового мультиплексора 10, отключает его входы от выходов первого 11 и второй 12 блоков суммировани тока и подключает первый вход аналогового мультиплексора 10 к выходу преобразовател 9 тока в напр жение.

В результате проведенных переключений ток генератора 7 стабильного тока поступает на вход измерительного преобразовател 4. Результат измерени по приведенному выше алгоритму записываетс в пам ть электронно-вычислительного блока 6, который после расчета максимальных приведенных погрешностей , отдельно дл контролируемых делите лей 21 и 22 тока фиксирует их значени с помощью печатающего устройства в паспортах либо в аттестатах прецизионных делителей тока.

Claims

Формула изобретени

Устройство дл автоматического контрол прецизионных делителей, содержащее блок управлени , первый и второй блоки переключателей, первый и второй разъемы дл подключени контролируемых делителей, измерительный преобразователь, блок согласовани , электронно-вычислительный блок.

перва и втора группы блока управлени соединены с первыми группами входов соответственно первого и второго блоков переключателей , вторые группы входов которых подключены соответственно к первому и вто- рому разъемам дл подключени контролируемых делителей, измерительный преобразователь подключен при помощи двунаправленной шины через блок согласовани к электронно-вычислительному блоку, выход которого подключен к входу блока управ- лени , отличающеес тем, что, с целью расширени области применени , в него включены первый и второй блоки суммировани тока, генератор стабильного тока, аналоговый демультиплексор, преобразователь тока в напр жение и аналоговый мультиплексор, причем группы выходов первого и второго блоков переключателей присоединены к группам входов соответственно первого и второго

Измеригпемньш лреобразо ате/гь

кШр

I I

§

Электронно - б/(/г/с / 7е //б/г/ б лон

Составитель А. Иржебельский

Редактор Л. Пчелинска Техред И. ВересКорректор С. Черни

Заказ 2005/47Тираж 728Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж-35, Раушска наб., д. 4/5

Филиал ППП «Патент, г. Ужгород, ул. Проектна , 4

блоков суммировани тока, выходы которых подключены соответственно к первому и второму входам аналогового мультиплексора, третий вход которого присоединен к выходу преобразовател тока в напр жение, вход которого присоединен к первому выходу аналогового демультиплексора, второй и третий выходы которого подключены соответственно к первому и второму разъемам дл подключени контролируемых делителей, а первый вход - к выходу генератора стабильного тока, выход аналогового мультиплексора присоединен к входу измерительного преобразовател , группа выходов которого присоединена к группе входов электронно- вычислительного блока, первый выход блока согласовани соединен с вторым входо м аналогового демультиплексора, а второй - с четвертым входом аналогового мультиплексора .

КИ

Норма

8ЛМ

Олрос

B JJMPL

Юр Адреса

ВАШ

Прерывание

ф1/г.