SU1247857A2 - Многоканальна система ввода аналоговой информации - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано в системах многопозиционного контрол  датчиков. Цель изобретени  - повьшение пропускной способности устройства - достигаетс  введением триггера, счетчика, мультиплексора и блока оперативной пам ти, которые позвол ют расположить р.езуль- таты измерени  по пор дку нумерации датчиков и дают возможность заменить передачу адресной информации с выхода устройства на информацию с измерительных датчиков. Изобретение - дополнительное к авт.св. № 450157. 1 ил. i

Description

Изобретение относитс  к вычислительной технике и может найти применение в информационно-измерительных системах, в автоматизированных системах дл  научных исследований и в системах автоконтрол  и  вл етс  усовершенствованием изобретени  по авт.св № 450157.

Цель изобретени  - повышение пропускной способности системы

На чер.теже придедена блок-схема многоканальной системы ввода,

Система содержит входы аналоговых величин t -If, , дополнительный триггер 2, информационные выходы 3, управл ющий выход 4, управл ющий вход 5, схемы сравнени  ,,. элемент ИЛИ 7, блок управлени  8, блок формировани  приоритетного адреса 9, счетчик 10, цифро-аналоговый преобразователь (ЦДЛ) 11, элементы И . и триггеры 1 3 -1 3j, дополнительный счетчик 14, мультиплексор 15, блок оперативной пам ти 16, генератор 17.

Многоканальна  система ввода работает следующим образом.

Аналоговые сигналы подаютс  на входы аналоговых величин , На суммирующий вход счетчика 10 блок управлени  8 подает последовательность импульсов. Цифро-ана.поговый преобразователь 11 преобразует циф- -ровой код на вьгходе счетчика 10 в аналоговую величину, поступающую на выходы схем сравнени  , которые сравнивают эту аналоговую величину с аналоговыми величинами на входах 1 п Если указанные величины на входах некоторой схемы сравнеци , нап ример 6, , совпадают, то на ее выходе устанавливаетс  единичное состо ние .

Если хот  бы одна из схем сравнени  находитс  в единичном состо нии , то элемент ИЛИ 7 вырабатьгоа- ет сигнал, поступающий в блок управлени  8.

Одновременно с этим блок формировани  приоритетного адреса 9, входы которого соединены с выходами схем сравнени  ,, формирует на своих выходах позиционный и двоичный коды номера старшей по установленному приоритету схемы сравнени  из всех тех, которые наход тс  в данный момент в единичном состо нии.

С момента по влени  единичного сигнала на входе элемента ИЛИ 7 блок

управлени  8 запрещает выдачу импульсов на вход счетчика 10 и формирует единичный сигнал Запись на третьем выходе. По сигналу Запись

мультиплексор 15 подключает выходы блока формировани  приоритетного адреса 9 к адресным входам блока оперативной пам ти 16. Одновременно по сигналу Запись, поданного на управл ющий вход Запись блока 16, осуществл етс  запись кода результата преобразовани , соответствующего амплитуде аналогового сигнала и поступающего с выходов счетчика 10 на

информационные входы, в  чейку пам ти блока 16. Причем адрес  чейки пам ти определ ет двоичный код адреса , соответствующий номеру входа аналоговой величины, дл  которого

входна  аналогова  величина равна аналоговой величине на выходе цифро- аналогового преобразовател  П , сформированный на соответствующих выходах блока формировани  приоритетного адреса 9. Ло окончании этой операции блок управлени  8 формирует на четвертом выходе сигнал, который поступает на выходы все х элементов И . Вторые входы элементов И соединены индивидуально с выходами, блока формирован и  приоритетного адреса 9, на которых формируетс  позиционный код адреса входа аналоговых величин, дл  которого входна  аналогова  величина равна аналоговой величине на выходе цифро- аналогового преобразовател  11. Поэтому , при наличии сигнала на каком- либо из этих выходов блока формировани  приоритетного адреса, триггер 13 переходит в единичное состо ние. В силу того, что сигнал с нулевого выхода каждого из этих триггеров 13 поступает на запрещающей вход соответствующей схемы сравнени  6, она принудительно устанавливаетс  в нулевое состо ние и удерживаетс  в нем до окончани  &сего цикла преобразовани .

Если при этом единичный сигнал, на выходе элемента ИЛИ 7 сохран етс , что указывает на наличие единичного состо ни  еще одной или нескольких схем сравнени  6, то блок управлени 

8 вырабатывает очередной сигнал

Запись на третьем выходе и описанный процесс записи информации в блок 6 повтор етс . Такой процесс продолжаетс  до тех пор, пока присутствует единичный сигнал на выходе элемента

ти 1.

Когда сигнал на выходе элемента ИЛИ 7 становитс  нулевым, т.е. при- нудительно с помощью соответствующего триггера 13 устанавливаетс  в нулевое состо ние, последн   из схем сравнени  6, сработавших в данном такте преобразовани , блок ни  8 р азрешает дальнейшее поступление импул ьсов на вход счетчика 10.

Единичное состо ние любого из триггеров 13 сохран етс  до конца цикла преобразовани ,- что об.еспечива ет запоминание в конце каждого такта преобразовани  результатов преобразовани  только по тем входам аналоговых величин 1, схемы сравнени  6 которых устанавливаютс  в единичное состо ние в данном такте преобразовани  ..

В конце цикла преобразовани  все  чейки блока оперативной пам ти 16 заполн ютс  результатами преобразо- вани , соответствующими амплитуде входных аналоговых величин . Причем расположение данных по  чейкам в блоке 16 стр.ого упор дочено, поскольку адресаци   чеек пам ти осу ществл етс  по двоичному коду адреса соответствующему номеру входа аналоговых величин г,. Таким образом, в  чейку пам ти № 1 записываетс  результат преобразовани  по .входу № 1 аналоговой величины, в  чейку № 2 - результат преобразовани  по входу № 2 и. т.д.

По окончании-цикла преобразовани  счетчик 10 переполн етс . При этом сигнал на выходе старшего разр да счетчика 10, подаваемый на второй вход блока управлени  8, с единичного состо ни  переходит в нулевое, по которому блок управлени  8 на первом выходе вырабатывает сигнал сброса триггеров 13.. Одновременно с этим сигнал на третьем выходе блока управлени  8 переключаетс  в нулевое состо ние , по которому блок 16 перево- дитс  в режим Считывание,, а мультиплексор 15 подключает выходы счетчика 1 4 к адресным входам блока оперативной пам ти 16.

Одновременно по перепаду (фронту) сигнала со старшего разр да счетчика 10 взводитс  в единичное состо ние триггер 2 и генератор 17 начинает

5 Ю

15 20

25. о

Q 5 о

5

5

генерировать иьшульсы, поступающие На счетный вход счетчика 14 и вход Считывание блока оперативной пам ти 16. Одновременно с этим-также формируетс  запрос на управл ющем выходе 4 системы ввода.

Импульсы, поступаюшт1е на счетный вход счетчика 14, последовательно увеличивают содержимое счетчика 14 на единицу и этим обеспечивают последовательное считывание по адресам  чеек пам ти результатов преобразовани  , хран щихс  в блоке оперативной пам ти 8, во внешнее устройство, подключенного к информационным выходам 3 системы ввода.

По окончании цикла считывани  во внешнее устройство счетчик 14 переполн етс ; При этом сигнал на выходе его старшего разр да, подаваемый на нулевой вход три ггера 2, с единичного состо ни  переходит в нулевое состо ние, по- которому (по фронту сигнала) триггер - 2 переключаетс  в нулевое состо ние и генера- тор 17 прекращает выдачу импульсов.

i

Следующий цикл преобразовани ,

аналогичный описанному, начинаетс  после прихода сигнала на управл  ющий вход 5 системы ввода от внешнего устройства (на чертеже не показано).

Увеличение пропускной способности устройства достигаетс  за счет исключени  вьщачи служебной адресной информации и замене ее информацией с измерительных датчиков.

Claims (1)

1. Формула изобретени 

   Многоканальна  система ввода аналоговой информации по авт. св. № 450157, отличающа с  тем, что, с целью повьшгени  пропускной способности системы, в нее введены дополнительный триггер, генератор , дополнительный счетчик, мультиплексор и блок оперативной пам ти, выходы которого  вл ютс  информационными выходами устройства, выходы старших разр дов счетчика и дополни- тельного счетчика соединены с входа- . ми установки в единицу и ноль дополнительного триггера, выход которого соединен с входом управлени  генератора , выход которого подключен к счетному входу дополнительного счетчика , к входу Считывание блока oneративной пам ти и  вл етс  управл ющим выходом устройства, третий выход блока управлени  соединен с входом Запись блока оперативной пам ти и с входом управлени  мультиплексора, информационные входы первой и второй групп которого соединены с выходами

   1247857

   первой группы блока формировани  приоритетного адреса и с выходами дополнительного счетчика, выходы мультиплексора подключены к адресным входам блока оперативной пам ти, информационные входы которого соединены с выходами счетчика.

   Редактор И.Сегл ник

   Составитель И.Алексеев Техред М.Ходанич

   Заказ 4126/48Тираж 67 Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   Корректор С.Шекмар