SU1260966A1 - Устройство дл ввода аналоговой информации - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники. В изобретении решаетс  задача повьше- ни  быстродействи  устройства, что достигаетс  введением второго регистра , элемента НЕ, второго элемента И и второго элемента ИЛИ за счет ликвидации мертвых зон диапазона преобразовани  и исключени  ошибок преобразовани . 3 ил. Ьд Од О ;о О) о

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано в автоматизированных системах контрол  и управлени , а также в системах автоматизации научных исследований. 5

Цель изобретени  - повышение быстродействи  устройства.

На фиг.1 представлена блок-схема устройства; на фиг.2 - временные диа-

ничное состо ние (исходное состо ни компараторов нулевое,так как сигнал на выходе ЦАП 11 равен нулю и оказывае с  меньше любого входного сигнала), а элемент ИЛИ 7 вырабатывает сигнал, поступающий через элемент НЕ 19 на вход данных регистра 10 и на единич ный вход триггера 16. На выходе три гера 16 по вл етс  единичный сигнал

: граммы; на фиг.З - функциональна  схе- который поступает в блок 8. Блок 8 ма блока микропрограммного управлени .

На фиг.1 позицией 1 обозначен информационный вход, 2 - адресный выход, 3 - первый информационньй выход, 4 - управл ющий выход и 5 - управл ющий вход устройства. Устройство содержит блок 6 компараторов, первый элемент ИЛИ 7, блок В микропрограммного управ15

формирует последовательность импуль сов, которые поступают на тактовый вход регистра 10. После заполнени  регистра 10, что свидетельствует о завершении преобразовани  величины входного сигнала, на его выходе по вл етс  сигнал, поступающий в -блок 8, Блок 8 запрещает вьщачу импульсо на тактовый вход регистра 10 и форлени , формирователь 9 адресов, втоформирует последовательность импульсов , которые поступают на тактовый вход регистра 10. После заполнени  регистра 10, что свидетельствует о завершении преобразовани  величины входного сигнала, на его выходе по вл етс  сигнал, поступающий в -блок 8, Блок 8 запрещает вьщачу импульсов на тактовый вход регистра 10 и форрой регистр 10, цифроаналоговый преоб-20 мирует запрос на управл ющем выходе разователь (ЦАП) 11, блок 12 элемен- 4. Одновременно с этим формирователь тов И, первый регистр 13, счетчик 14, первый элемент И 15, триггер 16, вто9 формирует на своих выходах позиционный и двоичный коды номера старшего по установленному приоритету компаратора из всех тех, которые наход тс  в данный момент в единичном состо нии . По сигналу на управл ющем выходе 4 во внешнее устройство (не показано) и по двоичному коду адреса

рой информационйый выход 17 устройства , второй элемент И 18, элемент НЕ: 19 и второй элемент ИЛИ 20.

Блок 8 состоит из шести элементов И 21-26, сдвигового регистра 27, генератора 28 импульсов, триггера 29,

дешифратора 30, регистра 31, трех фор-30 на адресном выходе 2 осуществл етс 

40

мирователей 32-34 импульсов, Позици-  ми 35-39 обозначены соответственно вход и выходы блока 8 микропрограммного управлени .

Устройство работает следующим образом .

В исходном состо нии разр ды счетчика 14 наход тс  в нулевом, а регистра 10 в единичном состо ни х. Применение счетчика 14 и регистра 10 с таким исходным состо нием позвол ет избавитьс  от мертвых зон диапазона преобразовани ,,в которых невозможно преобразование входных аналогов и вести преобразование во всем диапазоне, 45 в результате чего повьшаетс  надежность устройства.

На суммирующий вход счетчика 14, управл ющего старшими разр дами ЦАП 11, блок 8 подает импульс, ЦАП 11 преобразует образовавшийс  код в аналоговую величину, поступак цую на вход блока 6 компараторов,сравнивающих эту величину с аналоговыми величинами на входах 1 ..Если кака -либо из входных величин оказываетс  меньшей, чем сигнал на выходе ЦАП 11, соответствующий компаратор блока 6 переходит в едизапись кода результатов преобразовани , поступакщих с выходов регистр 10 и счетчика 14 на выходы 3 и 17 ус тройства. По окончании этой операции 35 блок 8 формирует сигнал, который поступает на элементы И блока 12.

Регистр 10 и формирование определенной последовательности управл ющи импульсов блоком 8 микропрограммного управлени  при поступлении сигнала на входы элементов И блока 12 обеспе чиваетс  неизменным состо ние младших разр дов ЦАП 11 и устран ютс  ошибки преобразовани .

50

Вторые входы элементов И соедине ны с выходами формировател  9, на ко торых формируетс  позиционный код ад реса входа аналоговой величины, дл  которого входна  аналогова  величина равна аналоговой величине на входе ЦАП 11. Поэтому при наличии сигнала на каком-либо из этих выходов формировател  9 происходит установка соот ветствующего триггера в регистре 13 55 в единичное состо ние. Поскольку сиг нал с выходов триггеров регистра 13 поступает на запрещающий вход сОот- ветствук цего компаратора в блоке 6,

6 2

ничное состо ние (исходное состо ние компараторов нулевое,так как сигнал на выходе ЦАП 11 равен нулю и оказываетс  меньше любого входного сигнала), а элемент ИЛИ 7 вырабатывает сигнал, поступающий через элемент НЕ 19 на вход данных регистра 10 и на единичный вход триггера 16. На выходе триггера 16 по вл етс  единичный сигнал.

который поступает в блок 8. Блок 8

который поступает в блок 8. Блок 8

формирует последовательность импульсов , которые поступают на тактовый вход регистра 10. После заполнени  регистра 10, что свидетельствует о завершении преобразовани  величины входного сигнала, на его выходе по вл етс  сигнал, поступающий в -блок 8, Блок 8 запрещает вьщачу импульсов на тактовый вход регистра 10 и формирует запрос на управл ющем выходе 4. Одновременно с этим формирователь

9 формирует на своих выходах позиционный и двоичный коды номера старшего по установленному приоритету компаратора из всех тех, которые наход тс  в данный момент в единичном состо нии . По сигналу на управл ющем выходе 4 во внешнее устройство (не показано) и по двоичному коду адреса

запись кода результатов преобразовани , поступакщих с выходов регистра 10 и счетчика 14 на выходы 3 и 17 устройства . По окончании этой операции блок 8 формирует сигнал, который поступает на элементы И блока 12.

Регистр 10 и формирование определенной последовательности управл ющих импульсов блоком 8 микропрограммного управлени  при поступлении сигнала на входы элементов И блока 12 обеспечиваетс  неизменным состо ние младших разр дов ЦАП 11 и устран ютс  ошибки преобразовани .

Вторые входы элементов И соединены с выходами формировател  9, на которых формируетс  позиционный код адреса входа аналоговой величины, дл  которого входна  аналогова  величина равна аналоговой величине на входе ЦАП 11. Поэтому при наличии сигнала на каком-либо из этих выходов формировател  9 происходит установка соответствующего триггера в регистре 13 в единичное состо ние. Поскольку сигнал с выходов триггеров регистра 13 поступает на запрещающий вход сОот- ветствук цего компаратора в блоке 6,

он принудительно устанавливаетс  в нулевое состо ние и удерживаетс  в нем до окончани  всего цикла преобразовани . Если при этом единичный сигнал на выходе элемента ИЛИ 7 сохран етс , что указывает на наличие единичного состо ни  еще одного или нескольких компараторов, блок 8 вырабатывает очередной сигнал дп  выдачи информации во внешнее устройство, Такой процесс продолжаетс  до тех пор,пока присутствует единичный сигнал на выходе элемента ИЛИ 7. Когда сигнал на выходе элемента ИЛИ 7 становитс  нулевым т.е. принудительно с помощью соответствующего триггера регистра 13 устанавливаетс  в нулевое состо ние последний из компараторов, сработавших в данном такте преобразовани , на выходе элемента И 18 и на выходе элемента ИЛИ 20 по вл етс  сигнал, устанавливающий регистр 10 в исходное состо ние и поступающий на нулевой вход триггера 1б, после

10

го такта преобразовани  результатов только по тем входам 1, компараторы которых устанавливаютс  в единичное состо ние в данном такте преобразова- 5 ни .

Число триггеров в регистре 13 равно числу компараторов в блоке 6 и соответственно равно числу входных величин. При срабатывании соответствующего компаратора после окончани  записи результата преобразовани  (кода, хран щегос  в счетчике 14 и регистре 10) по адресу, выработанному в формирователе 9, каждый из триггеров в регистре 13 устанавливаетс  в единичное состо ние, о чем свидетельствует наличие единичного сигнала на выходе элемента И 15, следовательно все входные аналоговые сигналы уже преобразованы в двоичный код и их двоичные эквиваленты хран тс  в .соответствующих  чейках пам ти во внешнем устройстве. В этом случае блок 8 заканчивает цикл преобразовани  и выра15

20

чего на выходе триггера 16 установит-25 батывает сигнал, устанавливающий счетчик 14 и регистр 10 в исходное состо ние . Вьфаботка этого сигнала может быть осуществлена и перед началом очередного цикла преобразовани .

с  нулевой сигнал. Если при этом еще кака -либо из входных величин оказываетс  меньшей, чем сигнал на выходе ЦАП 11,преобразование осуществл етс  аналогично уже преобразованной вели- 30 чине.

Поскольку нет необходимости в осуществлении полного перебора состо ний используемого в прототипе счетчика, уменьшаетс  среднее врем  преобрази- вани  и поБьш1аетс  быстродействие устройства при произвольном распределении уровней входных сигналов.

Когда регистр 10 устанавливаетс  в исходное состо ние и сигнал на вы- 40 ходе триггера 16 становитс  нулевым, блок 8 вновь формирует сигнал, посту- пак ций на суммирующий вход счетчика 14. Если после увеличени  содержимого счетчика 14 сигнал на выходе триг-45 гера 16 остаетс  нулевым, блок 8 формирует еще один импульс, поступакндий на суммирующий вход счетчика 14. Так продолжаетс  до тех пор, пока после очередного увеличени  содержимого jo. счетчика 14 на выходе триггера 16 не по вл етс  единичный сигнал. При его по влении вновь выполн етс  последовательность описанных операций.

Единичное состо ние любого из 55 триггеров регистра 13 сохран етс  до конца цикла преобразовани , что обеспечивает запоминание в корце калсдоВ устройстве блок 8 микропрограммного управлени  вьшолн ет следуклцие функции: по сигналу на входе 5 формирует первый импульс, поступающий на суммирующий вход счетчика 14; при наличии нулевого сигнала на выходе триггера 16 формирует последующие импульсы, поступающие на суммирующий вход счетчика 14; при наличии единичного сигнала на выходе триггера 16 формирует серию импульсов, поступающих на тактовый вход регистра 10; при наличии единичного сигнала на выходе регистра 10 формирует импульс, свидетельствуннций о завершении преобразовани , который поступает на выход 4, если после этого существует единичный сигнал на выходе триггера 16, то формирует последующий импульс, который поступает на выход 37; при наличии единичного сигнала на выходе элемента И 15 формируетс  импульс, свидетельствующий об окончании цикла преобразовани , который поступает одновременно на выход 37 и на входы установки в исходное состо ние счетчика 14, регистра 10 последовательного приближени  и регистра 13.

10

609664

го такта преобразовани  результатов только по тем входам 1, компараторы которых устанавливаютс  в единичное состо ние в данном такте преобразова- 5 ни .

Число триггеров в регистре 13 равно числу компараторов в блоке 6 и соответственно равно числу входных величин. При срабатывании соответствующего компаратора после окончани  записи результата преобразовани  (кода, хран щегос  в счетчике 14 и регистре 10) по адресу, выработанному в формирователе 9, каждый из триггеров в регистре 13 устанавливаетс  в единичное состо ние, о чем свидетельствует наличие единичного сигнала на выходе элемента И 15, следовательно все входные аналоговые сигналы уже преобразованы в двоичный код и их двоичные эквиваленты хран тс  в .соответствующих  чейках пам ти во внешнем устройстве. В этом случае блок 8 заканчивает цикл преобразовани  и выра15

20

В устройстве блок 8 микропрограммного управлени  вьшолн ет следуклцие функции: по сигналу на входе 5 формирует первый импульс, поступающий на суммирующий вход счетчика 14; при наличии нулевого сигнала на выходе триггера 16 формирует последующие импульсы, поступающие на суммирующий вход счетчика 14; при наличии единичного сигнала на выходе триггера 16 формирует серию импульсов, поступающих на тактовый вход регистра 10; при наличии единичного сигнала на выходе регистра 10 формирует импульс, свидетельствуннций о завершении преобразовани , который поступает на выход 4, если после этого существует единичный сигнал на выходе триггера 16, то формирует последующий импульс, который поступает на выход 37; при наличии единичного сигнала на выходе элемента И 15 формируетс  импульс, свидетельствующий об окончании цикла преобразовани , который поступает одновременно на выход 37 и на входы установки в исходное состо ние счетчика 14, регистра 10 последовательного приближени  и регистра 13.

51

Устройство реализовано на интегральной элементной базе серии К155, триггер необходим дл  включени  и остановки управл емого генератора тактовых импульсов. На регистре 31 фиксируетс  код команды соответству- к дей определенной микропрограмме. При этом выбираетс  одна из шин дешифратора 30, сигнал с которой поступает на те элементы И 21-26, которые нужны дл  реализации определенной микропрограммы . Дл  работы устройства блок микропрограммного управлени  должен реализовать четыре различные микропрограммы. Регистр 27 сдвига п)римен етс  дл  выработки сдвинутых во времени импульсов, что необходимо дл  устранени  вли ни  переходных процессов на работу устройства. Формирователь 32 импульсов необходим дл  того, чтобы сигнал Останов, не преп тствовал повторному действию сигнала Пуск. А формирователь 33 коротких импульсов необходим дл  того , чтобы сигнал преп тство вал повторному действию сигнала Останов . Формирователь 34 формирует сигнал на управл ющем выходе устройства .

Блок управлени  реализован на ос- нове генератора 28 с частотой следовани  10 МГц, параллельного регистра К155ТМ8, дешифратора К155ИД1, формировател  коротких импульсов (ФКИ), четырехразр дного регистра сдвига К155ИР1 и элементах И (две микросхемы К155ЛИ1) и триггера К155ПАЗ. В качестве счетчика 14 использйвана микросхема К155ИЕ7, в качестве регистра 10 - микросхема К155ИР17. Элементы НЕ 19, И 18 и ИЛИ 20 реализованы на микросхеме К155ЛАЗ.

Устройство ввода разработано дл  спектрального и коррел ционного ана- тшза случайных полей турбулентности и предназначено дл  ввода информации в ЭВМ ДЗ-28.

Выражение дл  кратности выигрыша во времени в преобразователе по сравнению с известным представить в виде:

F(t),

55

где N - число аналоговых сигналвв; п - разр дность кода результата преобразовани ;

п, - разр дность счетчика;

п - разр дность регистра последовательного приближени , причем и г h ,+ п ;

d, - число квантов, образуемых суммирующим счетчиком, в котором должны считыватьс  двоичные эквиваленты входны аналоговых величин;

d, - число оставшихс  квантов, образуемых, счетчиком после того, как закончено преобразование всех входных аналоговых величин.

Максимальный выигрьш будет получен в том случае, когда число разр дов суммирующего счетчика определ етс  из выражени :

п, 2og N.

Если прин ть, например, что в известном преобразователе разр дности суммирующего счетчика и реверсивного счетчика равны друг другу, ,

,

п„

HI, ; d d О, то вы-игрьш составит

,2

1 - 1

- 1

F(t)

Если считать, что N logN то дл  8-разр дного преобразовател  врем  одного цикла сокращаетс  в 3,4 раза, .дл  10-разр дного в 5 раз, дл  16-разр дного примерно в 32 раза

Таким образом, можно говорить об уменьшении среднего времени цикла преобразовани , когда число каналов относительно мало (меньше,чем 2), а величины аналоговых сигналов равномерно распределены в диапазоне преобразовани  .

Применение в устройстве, управл ющего младшими разр дами 11ЛП, регистра последовательного приближени  с исходной установкой его разр дов в единичное состо ние, счетчика управлени  старшими разр дами ЦДЛ, блока микропрограммного управлени  с отличной от прототипа последовательностью формировани  управл ющих импульсов позвол ет повысить надежность и точность устройства в результате ликвидации мертвых зон диапазона преобразовани  и исключени  ошибок результата, которые возникают при формировании сигнала на входы блока элементов И.

Claims (1)

1. Формула изобретени 

   Устройство дл  ввода аналоговой информации, содержащее формирователь адресов, блок элементов И, первьш регистр, блок микропрограммного управлени , триггер, счетчик, первый элемент И, первый элемент ИЛИ, цифро- аналоговый преобраэователь, блок компараторов , первый, второй, третий входы и выход которого соответственно  вл ютс  информационными входами устройства и соединены с выходом первого регистра, выходом цифроаналого- вого преобразовател  и объединенными входами первого элемента ИЛИ и входами формировател  адресов, первый выход которого  вл етс  адресным выходом устройства, второй выход соединен с входами группы блока элементов И, выходы которого соединень с входами данных регистра, управл кщий вход первогъ регистра соединен с первым выходом блока микропрограммного управлени  и объединен с устано- вочным входом счетчика, выход первого регистра соединен с входами первого элемента И, выход которого соединен с первым входом блока микропрограммного управлени , второй вход и второй выход которого соединены соответственно с выходом триггера и счетным входом счетчика, а третий

   вход и третий выход  вл ютс  управл ющим входом и выходом устройства соответственно, отличающеес  тем, что, с целью повьппени  быстродействи  устройства, в него введены второй регистр, элемент НЕ, второй элемент И, второй элемент ИЛИ выход которого соединен с входом установки в ноль триггера, с установочным входом второго регистра, первый выход которого подключен к первому входу цифроаналогового преобразовател  и  вл етс  первым информационным выходом устройства, вторым инфор мационным выходЪм которого  вл етс  вькод счетчика, который подключен к второму входу цифроаналогового преобразовател , второй выход второго регистра соединен с первым входом второго элемента И и четвертым входом блока микропрограммного управлени , четвертый, п тый и первый выходы которого соединены соответственно с входом блока элементов И, тактовым входом второго регистра и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, второй вход которого соединен с информационным входом второго регистра и выходом элемента НЕ, вход которого объединен с входом установки в единицу триггера и соединен с выходом первого элемента ИЛИ,

   ,

   irn-

   f I J 5Jr 763 Wnn ШЧППШП

   a

   cuwof с9мвде улп

   вГОдмОЯ ttM/

   / fffo

   CutHoacitfxofolf ff

   Вводим A tffuvwni V

   ffr2J 5ff 799f9ntll3l ffrfJ7ftJ9 S

   Vut.i:

   J5

   Редактор Л.Пчелинска 

   Фм.У

   Составитель И.Алексеев

   Техред Л.Опейник Корректор Е.Сирохман

   Заказ 5233/50Тираж 671 Подписное

   ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва,Ж-35, Раушска  наб., д.4/5

   Производственно-полиграфическое предпри тие,г.Ужгород,ул.Проектна ,4