SU1499346A1 - Сигнатурный анализатор - Google Patents
Сигнатурный анализатор Download PDFInfo
- Publication number
- SU1499346A1 SU1499346A1 SU874255486A SU4255486A SU1499346A1 SU 1499346 A1 SU1499346 A1 SU 1499346A1 SU 874255486 A SU874255486 A SU 874255486A SU 4255486 A SU4255486 A SU 4255486A SU 1499346 A1 SU1499346 A1 SU 1499346A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- analyzer
- counter
- output
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и может использоватьс в контрольно-испытательной аппаратуре. Цель изобретени - повышение достоверности контрол . Сигнатурный анализатор содержит счетчик 1, группу 2 элементов И, два сумматора 3 и 4 по модулю два, регистр 5 сдвига, дешифратор 6, элемент И-НЕ 7, два элемента И 8 и 9, элемент ИЛИ 10. Цель изобретени достигаетс за счет организации установки регистра сдвига и счетчика, а также различных режимов изменени состо ни счетчика. 1 ил.
Description
г
(Л
4
СО
со
О53J 49.9
Изобретение относитс к цифровой . вычислительной технике и может быть использовано дл контрол и диагнос- тики цифровой аппаратуры.
Целью изобретени вл етс повышение достоверности контрол сигнатурного анализатора.
На чертеже представлена схема сигнатурного анализатора,
Сигнатурный анализатор содержит счетчик 1, группу 2 элементов И, первый 3 и второй 4 сумматоры по модулю два, регистр 5 сдвига, дешифратор 6, элемент И-НЕ 7, первый 8 и второй .9 элементы И и элемент ИЛИ 10,
Сигнатурный анализатор работает следующим образом.
Через вход начальной установки сигнатурного анализатора осуществл - етс установка в ноль счетчика 1 и регистра.5, Затем в режиме установ1си исходного состо ни сигнатурного анализатора (при состо нии входов выбора режим а сигнатурного анализатора ) осуществл етс установка одного из 2 исходных состо ний счетчика 1 и одного из (2 - 1)-х состо ний регистра 5 сдвига путем подачи соответствукщего количества им - пульсов на .овход S дл счетчика 1 и вход С дл регистра 5 сдвига соответственно . Далее сигнатурный анализатор переводитс в один из двух возможных режимов работы,
В первом режиме работы состо ние входов выбора режима работы сигнатурного анализатора , , При этой к сигнатуриому анализатору подключе-: «)1 каналы, которые определ ютс ис- |ходным состо нием счетчика 1, а вход ;синхрониэации сигнатурного анализато- jpa подключаетс к цепи синхрониза- ии объекта. В процессе тестировани исходное состо ние счетчика 1 остаетс неизменным.
Второй режим работы сигнатурного анализатора (состо ние входов выбора режима , ) предназначен дл контрол инфop aции по всем каналам, что осуществл етс путем циклического перебора всевозможных комбинаций каналов, В этом случае по синхросигналу осуществл етс не только сдвиг регистра 5, но и изменение состо ни .счетчика 1 в зависимости от состо ни Ьестнадцатого разр да регистра 5 сдвига, при этом результирующа сигнатура определ етс не только конечным состо нием регистра 5 сдвига, но и конечным состо нием счетчика 1. Данный режим работы позвол ет распознавать четные ошибки в различных каналах , так как за один цикл работы анализатор/1 просматривает всевозможные комбинации контролируемых канало что уменьшает эффект маскировани ошибок в одновременно контролируемых каналах. В этом режиме работы количество исходных состо ний сигнатурного анализатора составл ет , что позвол ет производить перенастройку сигнатурного анализатора.
Вход синхронизации С сигнатуриого анализатора подключают к цепи синхронизации контролируемого объекта. Информационные входы D сигнатурного анализатора подключают к контрольным точкам объекта. Выходы G и F сигнатурного анализатора подключаетс к цеп м обработки результатов контрол объекта или вывод тс на индикацию. Входы-R, S, El и Е2 подключаютс к цеп м управлени сигнатурного анализатора ,
Повьшение достоверности контрол достигаетс за счет организации различных режимов предварительной установки регистра сдвига и счетчика, а .также за счет введени режима измерени состо ни счетчика в течение одного цикла контрол .
Формула, изобретени
.Сигнатурный анализатор, содержащий счетчик, группу элементов И, два сумматор а по модулю два и регистр сдвига шестнадцать разр дных выходов которого обра уют первую группу выходов анализатора, выходы седьмого, дев того , двенадцатого и шестнадцатого разр дов регистра сдвига соединены с входами с первого по четвертый соответственно первого сумматора по модулю два, выход которого соединен с информационным входом регистра сдвига, вход сброса которого соединен с входом сброс счетчика и с входом сброса анализатора , шлходы разр дов счетчика соединены с першлми входами элементов И i- группы, вторые входы которых вл ют.с информационными входами.анализатора, выходы элементов И группы соединены с соответствукнцими входами второго сумматора по модулю два, тактовый
вход анализатора соединен с тактовыц входом регистра сдвига, о т л и ч а- ю щ и и с тем, что, с целью повышени достоверности контрол , в анализатор введены дешифратор два элемента И, элемент ИЛИ и элемент И-НЕ| причем выход второго сумматора по модулю два соединен с первым входом элемента И-НЕ, выход которого соединен с п тым входом первого сумматора по модулю два, выходы счетчика образуют вторую группу выходов анализатора , первый и второй входы задани режима которого соединены с входами дешифратора, первый выход которого соединен с первым входом первого эле7
мента И,.и вторым входом элемента И-НЕ. второй выход дешифратора соединен с вторым входом первого элемента И и первым входом второго элемента И, второй вход которого соединен с третьим выходом дешифратора третий вход второго элемента И соединен с установочным вводом анализатора, тактовый ; вход которого соединен с третьим : входом первого элемента И, четвертый вход которого соединен с выходом шестнадцатого разр да регистра сдвига , выходы первого и второго элементов R соединены с входами элемента ИЛИ, выход которого соединен со счетным входом счетчика.
Claims (1)
- Формула, изобретения .Сигнатурный анализатор, содержащий счетчик, группу элементов И, два сумматор а по модулю два и регистр сдвига, шестнадцать разрядных выходов которого образуют первую группу выходов анализатора, выхода седьмого, девятого, двенадцатого и шестнадцатого разрядов регистра сдвига соединены с входами с первого по четвертый соответственно перво- · го сумматора по модулю два, выход которого соединен с информационным входом регистра сдвига, вход сброса которого соединен с входом сброса счетчика и с входом сброса анализатора, выходы разрядов счетчика соединены с первыми входами элементов И с группы, вторые входы которых являются информационными входами.анализатора, выходы элементов И группы соединены с соответствующими входами второго сумматора по модулю два, тактовый вход анализатора соединен с тактовым входом регистра сдвига, отличающийся тем, что, с целью повышения достоверности контроля, в анали- ’ затор введены дешифратор, два элемен- 8 та И, элемент ИЛИ и элемент И-НЕ| причем выход второго сумматора по модулю два соединен с первым входом элемента И-НЕ, выход которого соединен с пятым входом первого сумматора по модулю два, выходы счетчика образуют вторую группу выходов анализатора, первый и второй входы задания режима которого соединены с входами дешифратора, первый выход которого соединен с первым входом первого эле/1499346 6 мента И. и вторым входом элемента И-НЕГ. второй выход дешифратора соединен с вторым входом первого элемента И и первым входом второго элемента И, второй вход которого соединен с третьим выходом дешифраторaj третий вход второго элемента И соединен с установочным вводом анализатора, тактовый ; вход которого соединен с третьим : входом первого элемента И, четвертый вход которого соединен с выходом шестнадцатого разряда регистра сдвига, выходы первого и второго элементов й соединены с входами элемента ИЛИ, выход которого соединен со счетным входом счетчика.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874255486A SU1499346A1 (ru) | 1987-06-01 | 1987-06-01 | Сигнатурный анализатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874255486A SU1499346A1 (ru) | 1987-06-01 | 1987-06-01 | Сигнатурный анализатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1499346A1 true SU1499346A1 (ru) | 1989-08-07 |
Family
ID=21308304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874255486A SU1499346A1 (ru) | 1987-06-01 | 1987-06-01 | Сигнатурный анализатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1499346A1 (ru) |
-
1987
- 1987-06-01 SU SU874255486A patent/SU1499346A1/ru active
Non-Patent Citations (2)
Title |
---|
07.08.89. Бкш. № 29 * |
Авторское свидетельство СССР № 851410, кл. G 06 F 11/16, 1979. Авторское свидетельство СССР 1048475, кл. G 06 F 11/00, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1499346A1 (ru) | Сигнатурный анализатор | |
SU1661767A1 (ru) | Сигнатурный анализатор | |
SU1374226A1 (ru) | Многоканальный сигнатурный анализатор дл микропроцессорной системы | |
SU1211875A1 (ru) | Устройство контрол | |
SU1156124A1 (ru) | Устройство дл цифровой индикации | |
SU680177A1 (ru) | Функциональный счетчик | |
SU1290295A1 (ru) | Устройство дл вычислени пор дковых статистик последовательности двоичных чисел | |
SU1160417A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1310834A1 (ru) | Устройство дл вывода информации из электронно-вычислительной машины (ЭВМ) в линию св зи | |
SU767842A1 (ru) | -Разр дное счетно-сдвиговое устройство | |
SU809146A1 (ru) | Устройство дл сопр жени | |
SU1365097A1 (ru) | Устройство дл формировани массива | |
SU1578714A1 (ru) | Генератор тестов | |
SU1037261A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1478147A1 (ru) | Устройство дл измерени параметров многополюсников | |
SU1254489A1 (ru) | Устройство дл контрол логических блоков | |
SU1012264A1 (ru) | Устройство дл проверки схем сравнени | |
SU1256198A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1388874A1 (ru) | Устройство дл формировани тестов логических блоков | |
SU1265795A1 (ru) | Устройство быстрого преобразовани сигналов по Уолшу с упор дочением по Адамару | |
SU1234841A1 (ru) | Устройство дл контрол логических блоков | |
SU1603360A1 (ru) | Генератор систем базисных функций Аристова | |
SU866749A1 (ru) | Кольцевой счетчик с устройством дл обнаружени ошибок | |
SU949657A1 (ru) | Микропрограммное управл ющее устройство | |
SU1019454A1 (ru) | Устройство дл контрол многовыходных цифровых узлов |