SU1300475A1 - Устройство дл контрол цифровых блоков - Google Patents
Устройство дл контрол цифровых блоков Download PDFInfo
- Publication number
- SU1300475A1 SU1300475A1 SU853982818A SU3982818A SU1300475A1 SU 1300475 A1 SU1300475 A1 SU 1300475A1 SU 853982818 A SU853982818 A SU 853982818A SU 3982818 A SU3982818 A SU 3982818A SU 1300475 A1 SU1300475 A1 SU 1300475A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- input
- inputs
- output
- block
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении устройств с встроенным контролем. Цель изобретени - повышение достоверности контрол , котора достигаетс введением новых блоков и функциональных св зей, позвол ющих осуществл ть встроенный контроль многовыходных цифровых узлов . Устройство содержит два триггера 1 и 2, блок 3 сумматоров по моду« |г лю два, регистр 4 сдвига, fyльтиплeк- сор 5, схему И 8, регистр 9, блок 10 сравнени , счетчик 11, вход 12 задани режима работы, вход 13 задани режима контрол , вход 14 пуска, выход 15 исправности, выход 16 неисправности , две группы 17 и 18 .информационных выходов, две группы 19 и 20 информационных входов. В режиме контрол регистр 4 сдвига, блок 3 сумматоров по модулю два, мультиплексор 5, контролируемый блок и демуль- типлексор 6 вместе с функциональными св з ми представл ют собой автономный генератор, работающий под действием тактовых импульсов, а на регистре 4 сдвига к моменту завершени контрол формируетс итогова сигнализаци , сравниваема с эталонной. По- вьш1ение достоверности контрол достигаетс за счет введени блока сумматоров по модулю два, триггера, мультиплексора и демультиплексора. 2 ил. сл со о о 4 СЛ
Description
Изобретение относитс к вычислительной технике и может быть использовано при построении устройства с встроенным контролем.
Целью изобретени вл етс повышение достоверности контрол .
На фиг. 1 представлена схема устройства контрол цифровых блоков, на фиг. 2 - блок сумматоров устройства и регистр сдвига.
Устройство (фиг. 1) содержит два триггера 1 и 2, блок 3 сумматоров по модулю два, регистр 4 сдвига муль- типлексор 5, демультиплексор 6, ге10
состо ние. Вследствие этого на вход контролируемого блока 21 через мультиплексор 5 поступает информаци с выходов регистра А сдвига, а выходы контролируемого блока 21 через демультиплексор 6 подключаютс к первой группе входов блока 3 сумматоров по модулю два. Одновременно сигнал по входу 13 сбрасывает в исходное состо ние контролируемый блок 21,устанавливает и нулевое состо ние триггер 2 и начальное значение в регистре 4 сдвига, заносит число в регистр 9 и начальное значение в счетчик 11.
20
нератор 7 тактовых импульсов, элемент 15 Процесс контрол непосредственно на- И 8, регистр 9, блок 10 сравнени , счетчик 11, вход 12 задани режима работы устройства, вход 13 задани режима контрол устройства, вход 14 пуска, выход 15 исправности, выход 6 неисправности, первую и вторую группы 17 и 18 информационньпс выходов устройства, первунт и вторую группы 19 и 20 информационных входов устройства. Кроме того, на фиг. 1 изображен контролируемый блок 21,
Блок сумматоров по модулю два и регистр сдвига (фиг. 2) содержат п с5Т1маторов по модулю два 22.1-22,п и п триггеров 23.1-23.п.
Устройство работает сл ;дук дим образом .
Алгоритм св зи разр дов регистра сдвиг; с сумматорами по модулю два реализует п-разр дньй сдвиг в регист- 35 порождаемые этим автономным генерачинаетс с приходом сигнала на вход 14 запуска. Этот сигнал поступает на Д-вход триггера 2 и с приходом очередного синхроимпульса генератора , тактовых импульсов триггер 2 устанавливаетс в единичное состо ние. Вследствие этого открываетс элемент И 8 и импульсы тактового генератора 7 начинают поступать в регистр 4
сдвига, в контролируемый блок 21 и в счетчик 11 тактов, иницииру их работу.
Регистр 4 сдвига, блок 3 сумматоров по модулго два, мультиплексор 5,
30 контролируемый блок 21 и демульти- плексор 6 вместе с указанными св з ми представл ют собой автономный генератор , работающий под действием тактовых импульсов. Двоичные числа.
тором, с группы выходов регистра 4 сдвига поступают на первую группу входов блока 10 сравнени , на вторую группу входов блока 3 сумматоров по
ре за один рабочий такт. Устройство работает в двух режимах - рабочем и контрольном.
Рабочий режим реализуетс следующим образом. Сигнал по входу 12 устанавливает триггер 1 в единичное состо ние. Единичный сигнал с пр мого выхода триггера 1 поступает на управл ющий вход мультиплексора 5 и демультиплексора 6. По этому сигналу группа 20 информационных входов устройства подключаетс через мультиплексор 5 к входам контролируемого блока 21, выходы которого через демультиплексор 6 подключаютс к группе 17 информационных выходов устройства . Таким образом, объект 21 кон кОнтрол подключаетс к вычислительной системе, элементом которой он вл етс .
Контрольный режим реализуетс следующим образом. Сигнал по входу 13 устанавливает триггер 1 в нулевое
состо ние. Вследствие этого на вход контролируемого блока 21 через мультиплексор 5 поступает информаци с выходов регистра А сдвига, а выходы контролируемого блока 21 через демультиплексор 6 подключаютс к первой группе входов блока 3 сумматоров по модулю два. Одновременно сигнал по входу 13 сбрасывает в исходное состо ние контролируемый блок 21,устанавливает и нулевое состо ние триггер 2 и начальное значение в регистре 4 сдвига, заносит число в регистр 9 и начальное значение в счетчик 11.
Процесс контрол непосредственно на-
порождаемые этим автономным генерачинаетс с приходом сигнала на вход 14 запуска. Этот сигнал поступает на Д-вход триггера 2 и с приходом очередного синхроимпульса генератора , тактовых импульсов триггер 2 устанавливаетс в единичное состо ние. Вследствие этого открываетс элемент И 8 и импульсы тактового генератора 7 начинают поступать в регистр 4
сдвига, в контролируемый блок 21 и в счетчик 11 тактов, иницииру их работу.
Регистр 4 сдвига, блок 3 сумматоров по модулго два, мультиплексор 5,
контролируемый блок 21 и демульти- плексор 6 вместе с указанными св з ми представл ют собой автономный генератор , работающий под действием тактовых импульсов. Двоичные числа.
порождаемые этим автономным генератором , с группы выходов регистра 4 сдвига поступают на первую группу входов блока 10 сравнени , на вторую группу входов блока 3 сумматоров по
модулю два и на первун) группу входов - мультиплексора 5, с группы выходов которого поступают на входы контролируемого блока 21. Реакции контролируемого блока 21 в виде двоичных
комбинаций поступают на группу входов демультиплексора 6, с второй группы выходов которого поступают на первую группу входов блока 3 сумматоров по модулю два, участву тем самым в формировании очередного тестового числа в регистре 4 сдвига.
Таким образом, регистр 4 сдвига вместе с блоком 3 сумматоров по мо- дулю два представл ет собой сигнатурный анализатор, сжимающий выходную информацию контролируемого блока 21. Длительность режима контрол определ етс емкостью счетчика 11, который
ведет счет числа тактов работы устройства . Импульс переполнени счетчика 11 поступает на вход разрешени сравнени блока 10 сравнени , разреша тем самым сравнение двоичных чи- сел, содержащихс в регистре 4 сдвига и в регистре 9. К этому моменту в регистре 4 сдвига находитс итогова сигнатура контролируемого блока 21. Импульс сравнени с выхода блока 10 сравнени поступает на выход 15 исправности устройства и свидетельствует об исправности контролируемого блока 10. Если же числа в регистрах 4 и 9 оказываютс неравными, то по вл етс сигнал на выходе несравнени блока 10 сравнени , который поступает на выход 16 неисправности устройства. Одновременно импульс переполнени с выхода счетчика 11 по- ступает на К-вход триггера 2, который переходит в нулевое состо ние и прерывает поступление импульсов тактового генератора 7 через элемент И 8 и в блоки устройства.
Claims (1)
- Формула изобретени Устройство дл контрол цифровых блоков, содержащее генератор тактовых импульсов, первый триггер, элемент И, регистр сдвига, регистр,счет чик, причем выход генератора тактовых импульсов соединен с первым входом элемента Икс входом синхронизации первого триггера, вход Л и вход R которого соединены соответственно с входом пуска устройства, и с выходом переполнени счетчика, группа установочных входов которого объединена с группой установочных входоврегистра сдвига, с входом установки в О первого триггера и подключена к входу задани режима контрол устройства , выход первого триггера соединен с вторым входом элемента И, выход которого соединен с входами син хронизации регистра сдвига, счетчика и вл етс выходом устройства дл подключени к входу синхронизации контролируемого блока, о т л и ч а--ю щ е е с тем, что, с целью пос fO 15 20 25-30 35404550вышени достоверности контрол , в устройство введены второй триггер, мультиплексор, демультиплексор, блок сравнени и блок сумматоров по моду- ,Г1Ю два, причем управл ющие входы мультиплексора и демультиплексора объединены и подключены к выходу второго триггера, вход- установки в О которого соединен с входом задани режима контрол устройства и вл етс входом дл подключени к входу начальной установки контролируемого блока, перва группа информационных выходов устройства соединена с первой группой выходов демультиплексора, втора группа выходов которого соединена с первой группой входов блока сумматоров по модулю два, втора группа входов которого соединена с первыми группами входов мультиплексора и блока сравнени ч с группой выходов регистра сдвига, группа информационных входов которого соединена с группой выходов блока сумматоров по модулю два, втора группа входов блока сравнени соединена с группой выходов регистра, группа установочных входов которого соединена с входом задани режима контрол устройства , вход задани режима работы которого соединен с входом установки в 1 второго триггера, группа информационных входов демультиплексо а вл етс первой группой информационных входов устройства дл подключени к группе выходов контролируемого, блока, группА выходов мультиплексора вл етс второй группой информационных выходов устройства дл подключени к группе информационных входов контролируемого блока, втора группа информационных входов мультиплексора вл етс второй группой информационных входов устройства, выходы исправности и неисправности которого вл ютс соответственно выходами равенства и неравенства блока сравнени , вход разрешени сравнени которого соединен с выходом переполнени счетчика .0/тг6Составитель И.Иваныкин Редактор К.Волощук Техред А.Кравчук Корректор М.ШарошиW «-.iiH-v-н|1«- -- -.™i..- -- - --- -- -------- -- -- - - --.-Заказ 1150/48 Тирал 673Подписное.ВНИИШ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4К5Фиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853982818A SU1300475A1 (ru) | 1985-11-26 | 1985-11-26 | Устройство дл контрол цифровых блоков |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853982818A SU1300475A1 (ru) | 1985-11-26 | 1985-11-26 | Устройство дл контрол цифровых блоков |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1300475A1 true SU1300475A1 (ru) | 1987-03-30 |
Family
ID=21207459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853982818A SU1300475A1 (ru) | 1985-11-26 | 1985-11-26 | Устройство дл контрол цифровых блоков |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1300475A1 (ru) |
-
1985
- 1985-11-26 SU SU853982818A patent/SU1300475A1/ru active
Non-Patent Citations (1)
Title |
---|
Автоматика и телемеханика, 1982, № 3, с. 173-189. Авторское свидетельство СССР № 1196876, кл. G 06 F 11/26, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1300475A1 (ru) | Устройство дл контрол цифровых блоков | |
JPS63236156A (ja) | 割込み注意装置 | |
US3652988A (en) | Logical system detectable of fault of any logical element therein | |
SU1499346A1 (ru) | Сигнатурный анализатор | |
SU1231504A1 (ru) | Устройство дл контрол логических блоков | |
SU1534463A1 (ru) | Устройство дл встроенного контрол блоков ЦВМ | |
SU1695304A1 (ru) | Устройство дл контрол логических блоков | |
SU1019454A1 (ru) | Устройство дл контрол многовыходных цифровых узлов | |
SU809466A1 (ru) | Устройство дл управлени статическимпРЕОбРАзОВАТЕлЕМ | |
SU1649550A1 (ru) | Устройство дл контрол логических блоков | |
RU94001388A (ru) | Генератор n-значной псевдослучайной последовательности | |
SU1283774A2 (ru) | Устройство дл контрол логических узлов | |
SU1100610A1 (ru) | Устройство контрол параметров тиристорного преобразовател | |
SU788378A1 (ru) | Устройство контрол кода "1 из | |
SU1088000A1 (ru) | Устройство дл формировани тестов субблока логического блока | |
SU1410037A1 (ru) | Устройство дл контрол логических блоков | |
SU1180898A1 (ru) | Устройство дл контрол логических блоков | |
SU1278854A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1347082A1 (ru) | Сигнатурный анализатор | |
SU503242A1 (ru) | Устройство дл поиска неисправностей | |
SU1182525A1 (ru) | Устройство дл контрол логических элементов | |
SU1603386A1 (ru) | Устройство дл контрол цифровых блоков | |
SU769493A1 (ru) | Устройство дл диагностики неисправностей дискретных объектов | |
SU1003268A1 (ru) | Устройство дл распределени управл ющих импульсов | |
SU1524054A1 (ru) | Сигнатурный анализатор |