SU1182525A1

SU1182525A1 - Устройство дл контрол логических элементов

Info

Publication number: SU1182525A1
Application number: SU833675550A
Authority: SU
Inventors: Ефим Ильич Мазур; Юлий Генрихович Шибер
Original assignee: Специальное Конструкторское Бюро Часового И Камневого Станкостроения
Priority date: 1983-12-16
Filing date: 1983-12-16
Publication date: 1985-09-30

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ, содержащее тактовый генератор, счетчик, дешифратор , коммутатор и сигнатурный анализатор , причем выход тактового генератора соединен со счетным входом счетчика и тактовым входом сигнатурного анализатора, управл ющий вход которого через Коммутатор соединен с выходом старшего разр да счетчика, перва группа выходов которого соединена с первой группой информационных Ьходов коммутатора, перва группа выходов которого соединена с группой входов дешифратора, группа выходов которого и втора группа выходов счетчика соединены соответственно с второй и третьей группами информационных входов коммутатора,втора группа выходов которого соединена с группой входов контролируемого элемента , отличающеес тем, что, с целью сокращени времени контрол , в него введены пБ -триггеров, где п- число выходов контролируемого элемента, и п-1 элементов ИСКЛКЬ ЧАЩЕЕ ИЛИ, причем выход 1-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (,2,...,п-1) соединен с D-входом (т+1)-го тригге§ ра, выход i-ro триггера соединен с первым входом I-ro элемента ИСКЛНЬ ЧАКЩЕЕ ИЛИ, а выход п-го триггера соединен с информационным входом сигнатурного анализатора синхровходы всех триггеров соединены с выхода-, ми тактового генератора,D-вход первого триггера и вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к 00 1C соответствующим выходам коммутатора, управл ющие вход| 1 которого соединены ел с соответствующими выходами контроли1С руемого элемента. ел

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл контрол цифровых узлов.

Целью изобретени вл етс сокращение времени контрол .

На чертеже изображена структурна схема предлагаемого устройства дл контрол логических элементов.

Устройство содержит тактовый генератор 1, счетчик 2, дешифратор 3, коммутатор Д, контролируемый элемент 5,П-1 злементов ИСКЛЮЧАЩЕЕ ИЛИ 6,, пГ -триггеров 7 и сигнатуоный анализатор 8.

В основе работы устройства лежит принцип сигнатурного анализа. В течение периода контрол на входы контролируемого элемента поступает тестова последовательность, а выходные сигналы с помощью сигнатурного анализаргора сворачиваютс в четырезфазр дный шестенадцатиричныйI код (сигнатуру), который сравниваетс с эталонным. Несовпадение полученной сигнатуры с эталонной свидетельствует о неисправности контролируемого элемента.

Под действием импульсов с выхода генератора 1 на выходах счетчика 2 и дешифратора 3 формируетс последовательность тестовых сигналов, котора поступает на входы контролируемого элемента 5 через коммутатор 4. Сигналы с выходов контролируемого элемента поступают через коммутатор 4 на информационный вход первого D-триггера 7-1 и на входы соответствующих элементов ИСКЛЮЧАКЩЕЕ ИЛИ 6. Выход цепочки из последовательно соединенных D -триггеров и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к информационному входу сигнатурного анализатора 8.

За счет введени з устройство цепочки из ,nD -триггеров и элементов ИСКЛЮЧАЩЕЕ ИЛИ оно обеспечивает одновременный прием информации со всех 1А16ОДОВ контролируемого элемента 5, .число которых может быть весьма боль шим, и свертку полученной информации с помощью сигнатурного анализатора. При этом врем контрол зависит лишь от длины тестовой последовательности и не зависит от числа выходов контролируемого элемента, что позвол ет значительно сократить врем контрол .

Claims

‘ УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ, содержащее тактовый генератор, счетчик, дешифратор, коммутатор и сигнатурный анализатор, причем выход тактового генератора соединен со счетным входом счетчика и тактовым входом сигнатурного анализатора, управляющий вход которого через коммутатор соединен с выходом старшего разряда счетчика, первая группа выходов которого соединена с первой группой информационных Входов коммутатора, первая груп' па выходов которого соединена с группой входов дешифратора, группа выходов которого и вторая группа выходов счетчика соединены соответственно с второй и третьей группами информационных входов коммутатора,* вторая группа выходов которого соединена с группой входов контролируемого элемента, отличающееся тем, что, с целью сокращения времени контроля, в него введены nD -триггеров, где η - число выходов контролируемого элемента, и п-1 элементов ИСКЛ16ЧАКЩЕЕ ИЛИ, причем выход i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (i=1,2,. ..,п~1) соединен с Б-входом (i+1)-ro триггера, выход ϊ-го триггера соединен с 9 первым входом i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход п-го триггера ' соединен с информационным входом сигнатурного анализатора; синхровходы всех триггеров соединены с выхода-, ми тактового генератора,Б-вход первого триггера и вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к соответствующим выходам коммутатора,' управляющие входы которого соединены с соответствующими выходами контролируемого элемента.