SU1524054A1 - Сигнатурный анализатор - Google Patents
Сигнатурный анализатор Download PDFInfo
- Publication number
- SU1524054A1 SU1524054A1 SU874289731A SU4289731A SU1524054A1 SU 1524054 A1 SU1524054 A1 SU 1524054A1 SU 874289731 A SU874289731 A SU 874289731A SU 4289731 A SU4289731 A SU 4289731A SU 1524054 A1 SU1524054 A1 SU 1524054A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- modulo
- adders
- signature
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Изобретение относитс к вычислительной технике и может использоватьс дл контрол и диагностировани цифровых устройств. Цель изобретени - расширение функциональных возможностей анализатора. Сигнатурный анализатор содержит две группы 1.1 и 1.2 сумматоров по модулю два, регистр 2 и коммутационное поле 3. Устройство позвол ет формировать сигнатуру по любому закону, что обеспечиваетс полем 3 за счет подключени соответствующих выходов регистра 2 к управл ющим входам сумматоров 1.2 по модулю два. 3 ил.
Description
ел
ГС
4
О
сл
4
Изобретение относитс к высисли- тельной технике и может использоватьс в системах тестового и функционального диагностировани дискретных объектов.
Цель изобретени - расширение функциональных возможностей анализатора за счет формировани сигнатуры по любому закону.
На фиг. I представлена схема четы- рехканального сигнатурного анализатора дл случа , когда образующий многочлен имеет видф (x)x - x -t-l ; на фиг. 2 - вид сопровождающей матрицы дл четырех различных способов построени четырехканального сигнатурного анализатора; на фиг. 3 - схема одно- канального сигнатурного анализатора, соответствующего ф(х)х +х -«-х +х +1.
Сигнатурный анализатор (фиг. 1) содержит первую 1.1 и вторую 1.2 группы из К сумматоров по модулю два, N- разр дный регистр 2 (), где N - степень образующего ffloгoчлeнa, коммутационное поле 3. На фиг. обозначены входы 4 коммутационного пол 3, соединение которых с выходами 5 сигнатурного анализатора определ ет закон формировани сигнатуры, информационные .6 и тактовый 7 входы анализатора , разр дные выходы 8-И регистра 2.
Сигнатурный анализатор работает
следующим образом.
Входы 4 подключаютс к контролируемым точкам провер емого издели , шина синхронизации которого подключаетс к тактовому входу 7. Перед началом работы регистр 2 анализатора устанавливаетс в нулевое начальное состо ние (цепи установки в начальное состо ние не показаны). После окончани цикла тестировани в регистре 2 образуетс сигнатура, на основании которой делаетс вывод о техническом состо нии объекта, так как наличие в нем неисправностей про вл етс в виде искажений его выходных последовательностей . Закон формировани сигнатуры определ етс характером сигналов , подаваемых на входы 4 сумматоров 1.2 по модулю два второй группы.
Анализатор (фиг. ) может работать в четырех различных релсимах, каждому из которых соответствует сво сопровождающа матрица. Вид сопровождающих матриц показан на фиг. 2 (а,б,в,г). Дл того, чтобы обеспечить работу
устройства в режиме, соответствующем матрице, показанной на фиг. 2в, коммутационное поле 3 должен обеспечить св зи, показанные па фиг. 1 пунктиром.
Анализатор (фиг. 3) может формировать сигнатуру по закону любого примитивного многочлена восьмой степени. Например, дл того, чтобы формировать сигнатуру по закону многочлена (х)
ft -/ 5 i
х +х +х +х 1, необходимо с входами 4 соединить выходы 1-, 2-, 4- и б -го разр дов регистра 2.
Число управл ющих входов суммато5 ров 1.2 определ етс максимальным числом нулевых элементов в соответствующих столбцах реализуемых сопровождающих матриц. Дл случа , показ.анно- го на фиг. 1, это число равно двум,
0 поэтому каждый из сумматоров 1.2 имеет два управл ющих входа.
Возможность достижени поставленной цели обуславливаетс тем, что, подключа соответствующие выходы ре5 гистра анализатора к определенным управл ющим входам, оставшиес из которых подключаютс к шине Лог. О, можно мен ть вид образующего многочлена . Изменение закона формировани
Claims (1)
- Q сигнатуры в чередующихс циклах тестировани позвол ет повысить достоверность контрол ,так как различным многочленам соответствуют различные множества необнаруживаемых искажений в анализируемых двоичных последовательност х . Формула изобретениСигнатурный анализатор, содержащий первую группу из К сумматоров по модулю два, N-разр дный регистр(), выходы которого вл ютс выходами сигнатурного анализатора, тактовый вход которого соединен ссинхровходом N-разр дного регистра, информационные входы которого соединены с выходами соответствующих сумматоров по модулю два первой группы , выходы разр дов N-разр дного регистра , соответствующих ненулевым элементам сопровождающей матрицы, соединены с ш входами соответствующих i-x сумматоров по модулю два первой группы (где ,К, го; - число ненулевых элементов i-ro столбца сопровождающей матрицы), о т л и ч а- ю ц и и с тем, что, с целью расширени функциональных возможностей за счет формировани сигнатуры полюбому закону, сигнатурный анализатор содержит коммутационное поле, вторую группу из К сумматоров по модулю два, причем (Н-ш;) входов i-x сумматоров по модулю два второй груп пы соединены с выходами разр дов N- разр дного регистра, соответствую- гдих нулевым элементам сопровождающей матрицы, входов i-x сумматоров по модулю два второй группы соединены С соответствуклцими выходами коммута 05410ционного ПОЛЯ, входы которого соединены с выходами N-разр дного регистра , i-e информационные входы сигнатурного анализатора соединены с (N-ro;-«-п;- - )-ми входами i-x сумматоров по модулю два второй группы, выходы которых соедииены с ()-ми входами i-x сумматоров по модулю два первой группы, где п; - максимально возможное число ненулевых элементов i-ro столбца сопровождающей матрицы.Редактор Л.ЗайцеваСоставитель И.Сафронова Техред Л.ОлийныкФис.2фи&Корректор О. Кравцова
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874289731A SU1524054A1 (ru) | 1987-07-24 | 1987-07-24 | Сигнатурный анализатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874289731A SU1524054A1 (ru) | 1987-07-24 | 1987-07-24 | Сигнатурный анализатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1524054A1 true SU1524054A1 (ru) | 1989-11-23 |
Family
ID=21321556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874289731A SU1524054A1 (ru) | 1987-07-24 | 1987-07-24 | Сигнатурный анализатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1524054A1 (ru) |
-
1987
- 1987-07-24 SU SU874289731A patent/SU1524054A1/ru active
Non-Patent Citations (1)
Title |
---|
Электроника, № 5, 1977, с, 23-33. Организаци и проектирование СЭВМ на микропроцессорных комплектах интегральных схем. Сборник научных трудов МИФИ. - М.: Энергоатомиздат, 1985, с. 63. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1524054A1 (ru) | Сигнатурный анализатор | |
KR0134659B1 (ko) | 고속화한 시험패턴 발생기 | |
SU1278850A1 (ru) | Устройство дл контрол генератора М-последовательностей | |
RU1790783C (ru) | Устройство дл контрол логических узлов | |
SU1406738A1 (ru) | Генератор псевдослучайных последовательностей | |
SU902018A1 (ru) | Устройство дл контрол логических блоков | |
SU1241434A1 (ru) | Устройство дл генерации псевдослучайных последовательностей | |
SU1566353A1 (ru) | Устройство дл контрол многовыходных цифровых узлов | |
SU1465885A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1259340A1 (ru) | Устройство дл контрол полупроводниковой пам ти | |
RU1830535C (ru) | Резервированное устройство дл контрол и управлени | |
SU1509897A1 (ru) | Сигнатурный анализатор | |
SU1231504A1 (ru) | Устройство дл контрол логических блоков | |
SU1534463A1 (ru) | Устройство дл встроенного контрол блоков ЦВМ | |
SU1322378A1 (ru) | Устройство дл контрол @ групп регистров | |
SU1487044A1 (ru) | Сигнатурный анализатор | |
SU1070562A1 (ru) | Устройство дл контрол логических блоков | |
SU1197068A1 (ru) | Управл ема лини задержки | |
SU1499346A1 (ru) | Сигнатурный анализатор | |
SU1695310A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1151971A1 (ru) | Устройство дл задани тестов | |
SU1365097A1 (ru) | Устройство дл формировани массива | |
SU1354195A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1580543A1 (ru) | Устройство одновременного контрол N импульсных последовательностей в реальном масштабе времени | |
SU1619275A1 (ru) | Многофункциональный модуль дл устройств встроенного контрол |