SU1566353A1 - Устройство дл контрол многовыходных цифровых узлов - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и может использоватьс  в системах тестового диагностировани  ЭВМ. Цель изобретени  - увеличение быстродействи  и повышение достоверности контрол . Устройство дл  контрол  многовыходных цифровых узлов содержит многоканальный формирователь сигнатур, блок индикации, группу элементов И, два блока переключателей, блок регистров сдвига, группу сумматоров по модулю два, регистр, генератор псевдослучайных последовательностей и блок синхронизации. Устройство позвол ет формировать сигнатуры из любого подмножества анализируемых последовательностей, формировать эталонные сигнатуры дл  любого подмножества анализируемых последовательностей на основании их одноканальных эталонных сигнатур. Достоверность контрол  повышаетс  за счет возможности задани  дл  каждого типа цифрового узла различных тестовых последовательностей. 1 з.п.ф-лы, 4 ил.

Description

Изобретение относитс  к вычислительной технике и предназначено дл  поиска неисправностей в аппаратных средствах цифровой вычислительной техники , в том числе дл  контрол  много- выходных цифровых узлов ЭВМ.

Цель изобретени  - увеличение быстродействи  и повышение достоверности контрол .

На фиг. 1 приведена схема предлагаемого устройства дл  контрол  много- выходных цифровых узлов дл  полинома

ЧЧх)(, X + ci,2x2+C iX3t(X4X гДе

;degtf(x)4, oi,oi2, на фиг. 2 - временна  диаграмма работы устройства; на фиг. 3 - пример построени  блока

синхронизации; на фиг. 4 - пример реализации блока (N+1)-разр дных регистров сдвига.

Устройство дл  контрол  многовыходных цифровых узлов (фиг. 1) содержит многоканальный формирователь 1 сигнатур , состо щий из D-триггеров 2 и сумматоров 3 по модулю два; блок индикации , в состав которого входит элемент ИЛИ 4 и индикатор 5, группу элементов И 6, первый 7 и второй 8 блоки переключателей, блок 9 регистров сдвига, группу сумматоров 10 по модулю два, объект 11 контрол , регистр 12, генератор 13 псевдослучайных последовательностей, в состав ко-

сд

ОЭ

с  со

ел Юо

торого вход т сумматор 14 по модулю два, группа элементов И 15 и 1)-триг- геры 16, блок 17 синхронизации, имеющий первый 18, второй 19, третий 20, четвертый 21, п тый 22 и шестой 23 выходы.

Блок 17 синхронизации (фиг. 3) содержит четыре элемента 24-27 задержки

, счетчик 28, триггер 29, первый JQ генератор 30 одиночных импульсов, три элемента И 31-33, элемент ИЛИ 34, второй генератор 35 одиночных импульсов, генератор 36 тактовых импульсов, в состав которого вход т элементы НЕ 37 выходе элемента И 31 формируетс  еди и 38, элемент 11)111-НЕ 39, конденсатор ничный уровень, поступающий на тре- 40 и резистор 41 , сумматор 42 по мо- тий вход элемента IIJD1-HE 39 генера- дулю два и вход 43 запуска.тора 36. После этого генератор 36

одиночный импульс, подаваемый на Ь- вход генератора 13, на R-входы D- триггеров 2 Формировател  1 и на установочный вход объекта 11. На выходах 22,23 и 18 блока 17 синхронизации формируютс  последовательности из 1 импульсов, сдвинутые во времени на врем , равное времени задержки о, элементов 26 и 27 задержки. Количест во импульсов определ етс  св з ми элемента И 31 со счетчиком 28. Пр поступлении на счетчик 15-го импульса на нем формируетс  код 1111 и на

выходе элемента И 31 формируетс  еди ничный уровень, поступающий на тре- тий вход элемента IIJD1-HE 39 генера- тора 36. После этого генератор 36

одиночный импульс, подаваемый на Ь- вход генератора 13, на R-входы D- триггеров 2 Формировател  1 и на установочный вход объекта 11. На выходах 22,23 и 18 блока 17 синхронизации формируютс  последовательности из 1 импульсов, сдвинутые во времени на врем , равное времени задержки о, элементов 26 и 27 задержки. Количество импульсов определ етс  св з ми элемента И 31 со счетчиком 28. При поступлении на счетчик 15-го импульса на нем формируетс  код 1111 и на

Блок 9 регистров сдвига (фиг. 4) содержит регистры 44 сдвига.

Устройство позвол ет формировать сигнатуры из любого подмножества анализируемых последовательностей; формировать эталонные сигнатуры дл  любого подмножества анализируемых по- следовательностей на основании их од- ноканальных эталонных сигнатур; параллельно во времени производить сравнение реальной сигнатуры дл  любого подмножества анализируемых последовательностей с эталонной, получаемой из одноканальных эталонных сигнатур.

Блок 17 синхронизации (фиг. 3) позвол ет организовать анализ последовательностей данных, состо щих из символов на сигнатурном анализаторе , дл  которого deg tf(x)4, , т.е. . Дл  других значений 1 и N блок 17 синхронизации отличаетс  только количеством разр дов счетчика 28 и св з ми элементов И 31 и 32, которые определ ютс  кодами величин 1 и N.

При подаче сигнала с входа 43 на выходе сумматора 42 по модулю дна формируетс  единичный импульс, длительность которого определ етс  временем задержки 0 элемента 25 задержки . Через врем  О, ое на втором входе выходного элемента ШП1-НЕ 39 генератора 36 тактовых импульсов формируетс  нулевой уровень, который инициирует работу генератора 36.

Под действием импульса, сформированного на выходе сумматора 42, счетчик 28 и триггер 29 устанавливаетс  в нулевое состо ние. На выходе 19 блока 17 синхронизации формируетс 

0

0

5

5

прекращает процедуру формировани  импульсов . После формировани  на счетчике 28 кода, равного , на выходе элемента И 32 формируетс  единичный уровень, устанавливающий триггер 29 в единичное состо ние. Единичный уровень на выходе триггера 29 разрешает прохождение N импульсов через элементы И 33 и ИЛИ 34 на выход 20 блока 17 синхронизации. Таким образом, блок 17 синхронизации формирует последовательности импульсов , приведенные на фиг. 2.

Первый 7 и второй 8 блоки переключателей состо т из двухпозиционных тумблеров, причем каждый из тумблеров может находитьс  в нулевом или единичном состо нии.

Блок 9 регистров сдвига состоит из N+1-разр дных регистров сдвига (фиг. 4). Перед началом работы в блок 9 записываютс  значени  эталонных последовательностей путем задани  их на блоке 8 переключателей и формировани  одиночных импульсов записи- сдвига на генераторе 35 одиночных 5 импульсов блока 17 синхронизации. После записи информации в каждом регистре сдвига в первых N разр дах хранитс  эталонна  последовательность, а в (N+1)-M разр де - нуль.

Таким образом, перед началом работы устройства на всех выходах блока 9 N+1-разр дных регистров сдвига находитс  значение логического нул .

Регистр 12 коэффициентов генератора псевдослучайных тестовых наборов представл ет собой статический регистр , предназначенный дл  хранени  двоичного кода разр дностью п. Процедура записи кода на регистр 12 осуще-

0

0

5

ОТ ИЛИСТ СИ ПОД ДСИГТВИеМ ОДИНОЧНОГО

импульса, сформированного на выходе генератора 30 одиночных импульсов блока 17 синхронизации, при этом записываемый код набираетс  на блоке 8 переключателей.

Значение кода определ ет вид формируемых псевдослучайных тестовых наборов. Так, например, дл  ) в случае записи на регистр 12 кода 1110100000 генератор 13 представл ет собой генератор М-последовательности формируемой согласно порождающему полиному ср(х) 1 +х+х2+хэ+х f.

Устройство работает следующим образом .

Перед началом работы дл  провер емого цифрового узла, имеющего, например , четыре выхода и четыре входа, на которых формируютс  следующие эталонные последовательности данных:

0101010 1 1 10000 0001111 1010101 0101010

0111100

1111000

0011110 определ ютс  эталонные одноканальные сигнатуры путем свертки последовательностей Z...Z.a на предлагаемом устройстве, при этом в блок 9 предварительно записываютс  нулевые коды, а на выходах блока 7 - разрешающие уровни.

Рассмотрим определение эталогной одноканальной сигнатуры дл  последовательности Z , о

Z,(K) Ка,(К+1

IОО

011

121

031

14О

051

161 070

z, 1 Z2 1

Z4 0

Значение эталонной одноканальной сигнатуры определ етс  как S( а((8)а1(8)а,(8)аф(8)0111.

Далее на основании эталонной одно- канальной сигнатуры S,, определ ютс  символы четырехразр дной (в общем случае N-разр дной) последовательносВ общем случае блоки 2 и 3 г соответствии со св з ми с другими блоками работают согласно следующей системе логических уравнершй:

 , (K+1) a,(K)@a2(,(K)@

Ф/.а(К)(± Z(K).@Z5(K)

© Zg(K);

а2(К+1)а2(К )©а3(К)©а4(К)0 ©Z ,(K)©Z,(K)©Zf(K)© ©Z7(K); а, (К+1 )а , (К) & а ,(К)© Z2(K)© Z,(K)0

©Z6(K); a4(K+1)az(K)©a4(K)©Z,(K)e

©Z2(K)(±) Z5(K),(1)

гдеa; ,l,

- 1,4 содержимое i-го D-тригге- 0pa . в К-й такт его paz- (K) к0-™ а;(0)°

,) к-и символ входной последовательности Z;.

5 Учитыва , что при определении эталонной сигнатуры дл  последовательности Z, все остальные последовательности представл ютс  нулевыми, система уравнений преобразуетс  к

0 виду

а, (К+1)а,(К)® а 2(К)© а , (К) ; а(Кн-1)а2(К)©а3(К) ffia4(K)0Z, (К); а,(К+1)а (К)©а}(К); а4(К+1)а2(К)®а4(К) ©Z, (К). (2) ,- При подаче символов последовательности Z., на входы сумматоров 10 1)- триггеры 2 мен ют свое состо ние в соответствии с системой уравнений (2), при этом получают 0

а2(К+1) а,(К+1) a(K-t-l) 1 0 1 000 1 1 1 1 О О

01 О

11 О 1 О О 1 1 1

ти, имеющей такую же сигнатуру S . Дл  этого предполагаетс , что искома  последовательность имеет вид С( х Х2Х 5х ч- Ш1ее подают данную последовательность на входы сумматоров 10, при этом D-триггеры 2 мен ют свое состо ние в соответствии с системой (2), получают

С, а(К+1) а4(К+1)

О х i х« х

Л I С/ О  

4 X2©x5 x4©xt

Учитыва , что последовательность С,) имеет ту же сигнатуру S( , получают систему линейных уравненийю

0 х2©хг; (® х 1 , откуда получают, что .

Дл  определени  эталонной сигнатуры последовательности подставл ют в систему уравнений (1) нулевые зна- 15 чени  последовательностей Z,,/. ZЈ,Z6,Z7,Zfc, при этом получают

Значение эталонной сигнатуры определ етс  как Д8)аг(8)а ,(8)а4(8) 0001.30

Дл  определени  последовательности ,х, имеющей сигнатуру SЈ,

х4 х, 0х4 х2

Получают систему уравнений JQ , ,©хЛ, получают, что сигнатура последовательности равн етс  Я„ 0001.

Дл  определени  эталонной гигнату- 45 ры последовательности Z на основании (1) путем подстановки в последнюю

а4(К+1)

Х2 X,

х4

а , (К+1) а , (К) © а2 (К) © а , (К) © Z 2(К);

аг(К+1)а4(К)© а,(К)©а4(К);

а}(К+1)а((К)© аг(К)0 Z2(K);

aA(K+1)al(K)®a4(K)©Z2(K). (3)

При подаче символов последовательности Z на входы сумматоров 10 D- триггеры 2 мен ют свое состо ние в соответствии с системой (3), при этом получают

подают последовательность С2 на входы сумматоров 10 и, пользу сь системой (3), получают значение Ьг в зависимости от символов последовательности С2. При этом имеют , ,

а,(К+1) а4(К+1)

х,

х( © хг

х( ©хг©х5 с4xa©x ®xf

нулевых значений Z , ,Z,Z4,i ,,Z6,Z7 ,Zg получают систему уравнений

а, (К+1 )а , (К)© а2(К)©а 3(К) ;

a2(K+1)a4(K)©a3(K)©a).(K)®Z,(K) a,(K+1)a,(K)0a,(K)©Z3(K);

а4(К+1)аг(К)©а4(К). (4)

D-триггеры 2 измен ют свое состо ние в соответствии с диаграммой

а,(К+1) аг(К+1) а,(К-И) а(К-Н)

х( О

О О х.

Получают систему уравнений

1 хг©х}©х4; ©хг© х5.

Решив приведенную систему уравнений окончательно имеют tJ.j 1111.

Подобным образом определ ютс  значени  эталонных структур дл  остальных последовательностей Z4,ZS,Z6,Z и Z8, дл  которых получают С4 Ю10

о

Значени  эталонных последовательностей Cj, ,8, имеющих такую же разр дность, как и эталонные сигнатуры 5д, записываютс  на регистры

В последние четыре такта на входы блока 9 поступают последовательности, полученные как сумма по модулю два

К7Z7@C7Za©C8

41 ©0 11 © 1 О

5ОФО 01 © 1 О

60©0 01 © 0 1

7001 10 © 1 1

Процедура сложени  по модулю два последовательностей Zj с последовательност ми С; осуществл етс  на сумматорах 10 по модулю два, при этом символы последовательностей С; поступают на входы сумматоров по модулю два за счет сдвига информации в ре-

(К+1) а,(К-И) а(К-Н)

а

10

х( О

X j сУ 2

х,©х2©х3 х,©хг

Хг@Х,©Х4 Х(©Х,,©Х,

блока 9, причем С, записываетс  на первый регистр, С2 - на второй, С3 - на третий и т.д.

Рассмотрим функционирование устройства дл  случа , когда в провер емом цифровом узле отсутствуют неисправности и, соответственно, последовательное- ти 1ц,.. Lg генерируютс  без искажений .

При подаче сигнала с входа 43 в течение первых тактов на первые входы сумматоров 10 по модулю два поступают значени  первых четырех символов последовательностей Z(...Zg, а на вторые входы - значени  логического нул . При этом U-тригге- ры 2 измен ют свое состо ние в соот- 25 ветствии с системой уравнений (1):

20

последовательностей зультате суммирован получают

Z2ffiC2Z.,©C3

О © 0 0 1 © 1 0 0©0 01©1 0

0© 1 1 1 © 1 О 0©0

Z5® С6 Z6©C6

1© 1 0 1 © 1 О О © 1 1 1 © 0 1 0 1

гистрах сдвига блока 9 под действием импульсов сдвига, формируемых на выходе 20 блока 17 синхронизации.

В последующие такты 4,5,6 и 1 состо ни  D-триггеров 2 изменчютс  следующим образом:

В результате на D-трнггерах 2 формируетс  код результата . Нулевое значение кода II результата свиде- тельствует о том, что реальна  сигнатура последовательностей Z.-.Zg соответствует эталонной сигнатуре от указанных входных последовательностей . В случае отличи  кода К от нуле- вого значени  реальна  сигнатура отличаетс  от эталонной, что свидетельствует о наличии ошибок в анализируемых последовательност х. При равенстве К нулевому коду на выходе элемента ИЛИ 4 формируетс  нулевой уровень, при этом индикатор 5 не загораетс . В противном случае, т.е. когда R 0000, на выходе элемента ШП1 4 формируетс  единичный уровень, при этом индикатор 5 загораетс , что свидетельствует о несоответствии реальной сигнатуры эталонной.

Рассмотрим работу предлагаемого устройства дл  случа  диагностики не- исправимости в провер емом цифровом

При сжатии результирующих последовательностей на D-триггерах 2 форми 5

0

0

5

а4(К+1) 1

О О О

о

Предположим, что возникша  неисправность цифрового узла, имеющего четыре входа, на которых формируютс  последовательности Z4Z4Z4ZT, и четыре выхода ZjZyZgZg, про вилась таким образом , что вместо последовательности Z8 00011110 формируетс  последовательность Z8 00000000.

На первом этапе исследовани  цифрового узла провер етс  соответствие реальной сигнатуры, сформированной из всех выходных последовательностей Z. ..Z8 эталонной сигнатуре. Дл  этого с блока 7 на входы всех элементов И 6 подаютс  единичные уровни. Далее в блок 9 записываютс  значени  последовательностейC,C,Cj...Gg, на основании которых формируютс  значени  эталонных сигнатур из любого множества последовательностей Z...ZA. После этого подаетс  сигнал с входа 43, который инициирует сжатие на анализаторе последовательностей, полученных как сумма по модулю два Z:

55

руетс  следующа  последовательность состо ний:

а(К+1) аа(К+1) а,(К+1) а4(К+1)

1 1

О 1 1

О 1 О

1

о 1 о о 1 1 1

1

1 о о 1 1 о о

о о 1 1

о о 1 1

Окончательно на D-триггерах 2 формируетс  код результата . Отличие кода К от нулевого свидетельствует о несоответствии реальной сигнату- ры всех последовательностей Z,.,.Zg эталонной сигнатуре. При этом загораетс  лампочка элемента индикации. Возникает задача диагностики неисправности .

Первым шагом при выполнении процедуры диагностики  вл етс  проверка факта возникновени  ошибки во входных последовательност х прове-

К

О

1

2

3

4

5

6

7

Окончательно на D-триггерах 2 формируетс  код результата , что свидетельствует о соответствии их эталонной сигнатуре. Отсюда можно заключить , что анализируемые последовательности Z,Z4Z4Z7 соответствуют эталонным . Другими словами неисправность возникша  в провер емом цифровом узле , про вл ет себ  по одному или нескольким выходам , или 2д.

К О 1 2 3 4 5 6 7

аДК+1) О О 1 1 1 1

О О

Равенство нулю кода К результата свидельствует об отсутствии ошибок в последовательност х / .$ и Zs. Таким

1

1 о о 1 1 о о

о о 1 1

о о 1 1

р емого цифрового узла. Дл  этого на первый, второй, четвертый и седьмой элементы И b подаютс  единичные уровни с выходов блока 7 переключателей, а на остальные - нулевые уровни. В блок 9 записываютс  значени  последовательностей С,СгС}...Св. Далее подаетс  сигнал с входа 43, который инициирует сжатие на анализаторе последовательностей Z{©C, C2 , Z4©C4, Z7© С7.

Временна  диаграмма состо ний D- триггеров 2 имеет вид

О а4(К+1)

О

О

О

О

1

О

О

О

Проверим факт возникновени  ошиб-

40

35 ки в последовательност х Z

Дл 

этого только на третий и п тый элементы И 6 подаютс  единичные разрешающее уровни с выходов блока 7 переключателей , а на остальные - нулевые уровни. В блок 9 записываютс  значени  Сэ и Су. Далее подаетс  сигнал с входа 43, который инициирует сжатие на анализаторе последовательностей Z;@C3, Z5©C5. Временна  диаграмма состо ний D-триггеров 2 при этом имеет вид

аа(К+1) а,(К+1) a4(K+i)

и о о 1

о 1

о о

о о 1 1

о о о о

образом, можно заключить, что неисправность про вл ет себ  по выходу 26 или Ze или по обоим вместе.

Проверим факт возможного про влени  неисправности цифрового узла по

выходу

Дл  этого только на шестой элемент И 6 подаетс  единичный

а,(К+1) а(К+1) а,(К+1) а4(К+1)

О О О 1

О О

1

о

о о и 1 1 1 1 о

U О 1 О

1

О О

о

о о о о 1

о 1 о

Равенство нулю кода К результата свидетельствует об отсутствии ошибок в последовательности Z6.

Таким образом, можно заключить, что неисправность про вл ет себ  только по четвертому выходу цифрового узла путем искажени  эталонной последовательности Zg.

В общем случае дл  режима диагностики с точностью до выхода цифрового узла с использованием предлагаемого устройства необходимо выполнить так же, как и в прототипе, int процедур проверок. Однако кажда  процедура проверки состоит только из 1 тактов , в то же врем  в прототипе необходимо выполнить 1+п тактов. Таким образом, в режиме контрол  в предлагаемом устройстве необходимо выполнить на п тактов меньше, чем в прото- типе, а в режиме диагностики - на n int logen тактов. Дл  врем  контрол  с использованием устройства уменьшаетс  на 96 тактов, а врем  диагностики - на 672 такта. Таким об- разом, при меньших аппаратурных затратах данное техническое решение отличаетс  большим быстродействием.

Достоверность контрол  цифровых узлов в сильной степени определ етс  качеством подаваемых на их входы тестовых наборов. Повышение достоверности контрол  цифровых узлов достигаетс  за счет возможности задани  дл  каждого типа цифрового узла отличных псевдослучайных последовательностей.

Claims (2)

1. Устройство дл  контрол  много- Выходных цифровых узлов, содержащее многоканальный формирователь сигнатур блок индикации, блок синхронизации, блок регистров сдвига, два блока перазрушающий уронен,, а в блок 9 записываетс  значение С6.

Временна  диаграмма состо ний D- триггеров 2 имеет вид

U О 1 О

1

О О

о

о о о о 1

о 1 о

0

5

0 о

5 д

5

реключателей, группу элементов И, причем выходы первого блока переключателей соединены с первыми входами соответствующих элементов И группы, выходы которых соединены с информационными входами многоканального формировател  сигнатур, выходы которого подключены к входам блока индикации , информационные входы блока регистров сдвига подключены к соответствующим выходам второго блока переключателей , тактовый вход и вход сброса многоканального формировател  сигнатур, тактовый вход блока регистров сдвига подключены соответственно к первому, второму и третьему выходам блока синхронизации, вход запуска блока синхронизации  вл етс  одноименным входом устройства, отличающеес  тем, что, с целью увеличени  быстродействи  и повышени  достоверности контрол , оно содержит группу сумматоров по модулю два, регистр и генератор псевдослучайных последовательностей, причем тактовый вход регистра, тактовый вход генератора псевдослучайных последовательностей подключены соответственно к четвертому и п тому выходам блока синхронизации, шестой выход которого  вл етс  тактовым выходом устройства дл  подключени  к одноименному входу объекта контрол , установочный вход генератора псевдослучайных последовательностей подключен к второму выходу блока синхронизации и  вл етс  выходом начальной установки дл  подключени  к одноименному входу объекта контрол , выходы второго блока переключателей подключены к входам регистра, выходы которого соединены с входами задани  коэффициентов обратных св зей генератора псевдослучайных последовательностей,

выходы которого подключены к шорым входам п сумматоров по модулю два группы и образуют rpyimv ннЛормацион- ных выходов устройства, вторые входы m сумматоров по модулю два группы образуют группу информационных входов устройства дл  подключени  к выходам объекта контрол , где пит- соответственно числа входов и выходов объекта контрол , информационные выходы блока регистров сдвига соединены с первыми входами соответствующих сумматоров по модулю два группы, выходы которых соединены с вторыми вхо- дами соответствующих элементов 11 группы.

2. Устройство по п. 1, о т л и- чающеес  тем, что блок синхронизации содержит генератор тактовых импульсов, два генератора одиночных импульсов, четыре элемента задержки , сумматор по модулю два, счетчик , триггер, элемент 11Ш1, три элемента И, причем вход первого элемента задержки подключен к первому входу сумматора по модулю два, входу второго элемента задержки и  вл етс  входом запуска блока, выход второго эле- меита задержки соединен с вторым входом сумматора по модулю два, выход третьего элемента задержки  вл етс 

Запуск

Фиг I

0

с

0

0

5

первым выходом блока, выход сумматора по модулю два соединен с входами сброса счетчика и триггера и  вл етс  вторым выходом блока, выходы второго генератора одиночных импульсов и первого элемента И подключены к входам элемента ШШ, выход которого  вл етс  третьим выходом блока, выход первого генератора одиночных импульсов  вл етс  четвертым выходом блока, выход генератора тактовых импульсов соединен с входом четвертого элемента задержки, со счетным входом счетчика и  вл етс  п тым выходом блока, выход четвертого элемента задержки соединен с входом третьего элемента задержки, с первым входом первого элемента И и  вл етс  местым выходом блока, выход второго элемента И соединен с установочным входом триггера, выход которого соединен с вторым входом первого элемента И, выход первого элемента задержки соединен с входом запуска генератора тактовых импульсов, вход блокировки которого подключен к выходу третьего элемента И, входы которого подключены к первой группе разр дных выходов счетчика, втора  группа разр дных выходов которого соединена с входами второго элемента И.

П П««П П

Г г - тппги П

Т1ПП

 .

ФигЭ

От блока 8

К блоку Ю Фиг