SU1241434A1 - Устройство дл генерации псевдослучайных последовательностей - Google Patents
Устройство дл генерации псевдослучайных последовательностей Download PDFInfo
- Publication number
- SU1241434A1 SU1241434A1 SU843796668A SU3796668A SU1241434A1 SU 1241434 A1 SU1241434 A1 SU 1241434A1 SU 843796668 A SU843796668 A SU 843796668A SU 3796668 A SU3796668 A SU 3796668A SU 1241434 A1 SU1241434 A1 SU 1241434A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- group
- control unit
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к импульс- .ной технике. Цель изобретени - расширение функциональных возможностей устройства.Устройство содержит группу сумматоров 1 по модулю два, генератор 3 псевдослучайных последовательностей, регистр 4, блок 10 управлени , включающий генератор 14 тактовых импульсов ,триггеры 15 и 16,счетчик 17,элемент 18 задержки и элемент И 19.Введение в устройство схемы 5 свертки по модулю два,дешифратора6,триггера 7, блоков 8 и9 индикации,группы входов 13 и образование новых св зей между элементами устройства позвол ет вы вить и индицировать состо ние несоответстви между входными и генерируемой последовательност ми. 1 з.п. ф-лы, 1 ил . с (О (Л с ю 4ik. 00
Description
1. 12
Изобретение относитс к импульсной технике..
Цель изобретени - расширение функциональных возможностей устройства за счет вы влени и индикации состо ни несоответстви между входными и генерируемой последовательност ми .
Иа чертеже представлена функциональна схема устройства дл генерации псевдослучайных последовательностей .
Устройство дл генерации псевдослучайных последовательностей содержит группу 1 сумматоров по модулю два, элемент ИЛИ 2, генератор 3 псевдослучайных последовательностей, регистр 4, схему 5 сверки по модулю два, дешифратор 6, триггер 7, первый блок 8 индикации, второй блок 9 индикации , блок 10 управлени , шину 11 Пуск, первую группу 12 входов, вторую группу 13 входов. Первые входы сумматоров группы 1 сумматоров по модулю двй соединены с соответствую- щими шинами первой группы 12 входов. Первьш вход генератора 3 псевдослучайных последовательностей соединен с первым выходом блока Ю управлени вход которого соединен с шиной 11 Пуск. Вход второго блока 9 индикации соединен с выходом дешифратора 6 стробиру ющий вход которого соединен со вторым выходом блока 10 управлени и первым входом первого блока 8 индикации , второй вхуд которого соеди иен с выходом триггера 7, вход кото- рого соединен с выходом схемы 5 свер ки по модулю два, стробируищий вход которой соединен с первым выходом блока 10 управлени и входом синхронизации регистра 4, первый вход которого соединен со вторым: входом генератора 3 псевдослучайных последовательностей и выходом элемента ИЛИ 2, входы которого соединены с выходами группы 1 сумматоров по модулю два, вторые входы которых соединены с со ответствующими шинами второй группы 13 входов. Выход генератора 3 псевдослучайных последовательностей соединен со вторым входом регистра 4, выходы которого соединены с входами первой группы входов схемы 5 свертки по модулю два, входы второй группы входов которой соединены с выходами первой группы выходов генератора 3 псевдослучайных последовательностей, вьосоды второй группы выходов кото
, , -
35
14341
рого соединены со входами дешифра.то- ра 6.
Блок 10 управлени содержит генератор 14 тактовых импульсов, первый
, 15 и второй 16 триггеры, счетчик 17, элемент 18 задержки, элемент И 19, выход которого вл етс первым выходом блока 10 управлени ми соединен со входом счетчика 17, выход которо Q го вл етс вторым выходом блока 10 управлени и через элемент задержки 18 соединен с первыми входами первого триггера 15 и второго 16, второй вход которого соединен с выJ5 ходом генератора 14 тактовых импульсов и первым входом элемента И 19, второй вход которого соединен с выхо.- дом второго триггера 16, третий вход которого соединен с.выходом первого
20 триггера 13, второй вход которого вл етс входом блока 10 управлени . Устройство .дл генерации псевдослучайных последовательностей работает следующим образом.
25 . В исходном состо нии триггер 7, триггеры блоков 8 и 9 индикации, триггеры 15,16 и счетчик 17 блока 10 управлени устанавливаютс в нулевое состо ние, а в регистр 4 и в регистр
20 сдвига генератора 3 псевдослучайных последовательностей заноситс произвольный ненулевой код (цепи установки на чертеже не показаны).Импульс по шине 11 Пуск устанавливает триггер 15 блока 10 управлени в единичное состо ние. Ближайший активный фронт сигнала с выхода генератора 14, |Тактовых импульсов устанавливает в единичное состо ние триггер 16 блока 10 управлени , после чего с выхода
40
элемента И 1.9 на первый выход блока
10 управ.пени начинают поступать импульсы с выхода генератора 14 тактовых импульсов. Под действием этих импульсов генератор 3 псевдослучай- ных последовательностей начинает фор- ьшровать псевдослучайные последовательности , которые используютс в качестве тестовых и подаютс , например , на входы провер емого и эталонкого блоков (не показаны). Если провер емый блок работает правильно, то сигналы с его выходов, подаваемые на шины первой группы 12 входов, и сигналы с выходов эталонного блока,
подаваемые на иины второй группы 13 входов, совпадгиот, поэтому на выхоах группы 1 сзт маторов по модулю двй будут сигналы логических нулей, котот
31241
рые, проход через элемент ШШ 2, поступают на второй вход генератора 3 псевдослучайных последовательностей. Это обеспечивает работу- генератора 3 псевдослучайных последовательностей , в режиме формировани последовательностей в соответствии с его порождающим полиномом. Через S тактов, где S 1, п - разр дность регистра сдвига генератора 3 псевдослучайных о последовательностей, последний окажетс во вполне определенном состо нии . Как только со второго выхода блока 10 управлени поступает К(2 - 1)-й импульс, где К 1,2,..., дешиф- р атор 6 анализирует состо ние генератора 3 псевдослучайных последовательностей . Если это состо ние соответствует ожидаемому, то на выходе дешифратора 6 будет сигнал логическо- 2о го нул . При по влении в каком-либо такте работы устройства сигнала логической единицы на выходе элемента ИЛИ 2 (провер емый блок работает неправильно ) состо ние генератора 3 псевдослучайных последовательностей через К{2 -1) тактов не будет соответствовать ожидаемому. Это приведет к по влению на выходе дешифратора 6 импульса, который будет ини- дицирован вторым блоком 9 индикации. В конце каждого цикла работы импульс с выхода счётчика 17 через элемент 18 задержки установит триггеры 15 и 16 блока 10 управлени в нулевое состо 25
30
35
ние.
Дл двоичного числа Л на выходе сумматора по модулю два в цепи обратной св зи генератора 3 псевдослучайных последовательностей справедливо равенство
®.. .;й). oi
jy.. .G
.
об
50
где п - разр ды регистра сдвига генератора 3 псевдослучайных последова-45 тельностей, соответствук цие нулевым коэффициентам порождающего полинома, t - число ненулевых коэффициентов порождающего полинома, 1,t; D - оператор задержки. Умножив обе участи приведенного равенства на D, получим
, 1
В в6 . .|( -ci®.. .@Р -ссФОа, Проверку этого равенства осуществл ет схема 5 свертки по модулю два. Сигнал55 Da формируетс на выходе триггера 4.1 регистра 4, где а - сигнал на выхрде элемента ИЛИ 2.
, о 2о
5
0
5
0
0
5
5
434 .4
Сигнал с, форьшруетс на выходе триггера 4.2 регистра 4, а остальные сигналы снимаютс с ()-х разр дов регистра сдвига генератора 3 псевдослучайных последовательностей .
Сигнал снимаетс с первого разр да регистра сдвига генератора 3 псевдослучайных последовательностей.При правильной работе генератора 3 псевдослучайных последовательностей на выходе схемы 5 свертки по модулю два сигнал логического нул . В противном случае импульс с выхода схемы 5 свертки по модулю два установит в единичное состо ние триггер 7, что, после прихода импульса со второго выхода блока 10 управлени (счетчика 17), . будет индицировано первым блоком 8 индикации.
Claims (2)
1. Устройство дл генерации псевдослучайных последовательностей, содержащее группу сумматоров по модулю два, первые входы которых соединены с соответствующими тинами первой группы входов, генератор псевдослучайных последовательностей, первый вход которого соединен с первым выходом блока управлени , -вход которого соединен с шиной Пуск, регистр, отличающеес тем, что, с целью расширени функциональных возможностей , оно содержит схему свертки по модулю два, триггер, дешифратор, элемент ИЛИ, вторую группу входов, первый блок индикации и второй блок индикации, вход которого соединен с выходом дешифратора, стробирую1ций вход которого соединен с вторым выходом блока управлени и первым входом первого блока индикации, второй вход которого соединен с выходом триггера, вход которого соединен с выходом схемы свертки по модулю два, стробирующий вход которой соединен с первым выходом блока управлени и входом синхронизации регистра, первый вход которого соединен с вторым входом генератора псевдослучайных последовательностей и выходом элемента ИЛИ, входы которого соединены с выходами группы сумматоров по модулю два, вторые входы которых соединены с со- )тветствующими шинами второй группы входов, вьрсод. генератора псевдослуч йных последовательностей соединен с HTopfiiM входом регистра, выходы которого соединены с входами первой группы входов схемы свертки по модулю два, входы второй группы входов которой соединены с выходами первог} группы вьрсодов генератора псевдослучайных последовательностей, выходы второй группы выходов которого соединены с входами дешифратора.
2. Устройство по п. 1, отличающеес тем, что блок управлени содержит генератор тактовых импульсов, первый и второй триггеры, счетчик, элемент задержки и элемент
И, выход которого вл етс первым выходом блока управлени и соединен с входом сч«тчика, выход которого вл - етс вторым выходом блока управлени и через элемент задержки соединен с первыми входами первого триггера и второго триггера, второй вход которого соединен с выходом генератора
тактовых импульсов и первым входом элемента И, второй вход которого соединен с выходом второго триггера, третий вход которого соединен с выходом первого триггера, второй вход которого вл етс входом блока управлени .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843796668A SU1241434A1 (ru) | 1984-10-04 | 1984-10-04 | Устройство дл генерации псевдослучайных последовательностей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843796668A SU1241434A1 (ru) | 1984-10-04 | 1984-10-04 | Устройство дл генерации псевдослучайных последовательностей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1241434A1 true SU1241434A1 (ru) | 1986-06-30 |
Family
ID=21140755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843796668A SU1241434A1 (ru) | 1984-10-04 | 1984-10-04 | Устройство дл генерации псевдослучайных последовательностей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1241434A1 (ru) |
-
1984
- 1984-10-04 SU SU843796668A patent/SU1241434A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №.993444, кл. Н 03 К 3/84, 1982. Авторское свидетельство СССР № 968816, кл. G 06 ,F 11/16, 1982. 54) УСТРОЙСТВО ДЛЯ ГЕНЕРАЦИИ ПСЕВДОСЛУЧАЙНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1241434A1 (ru) | Устройство дл генерации псевдослучайных последовательностей | |
US7124158B2 (en) | Technique for high speed PRBS generation | |
EP0196152A3 (en) | Testing digital integrated circuits | |
SU1236384A1 (ru) | Цифровой частотомер | |
SU1388874A1 (ru) | Устройство дл формировани тестов логических блоков | |
SU1674128A1 (ru) | Устройство дл локализации неисправностей | |
SU1377859A1 (ru) | Сигнатурный анализатор | |
SU462194A1 (ru) | Устройство дл автоматической проверки преобразователей уголкод | |
SU684760A1 (ru) | Датчик тестовой псевдослучайной последовательности | |
SU1524054A1 (ru) | Сигнатурный анализатор | |
SU1224993A1 (ru) | Генератор псевдослучайных импульсов | |
SU477413A1 (ru) | Устройство дл формировани тестов | |
SU1265994A1 (ru) | Устройство дл контрол | |
SU1614107A1 (ru) | Формирователь импульсов | |
SU1256159A1 (ru) | Генератор псевдослучайных чисел | |
SU1580423A1 (ru) | Устройство дл обучени | |
SU559429A1 (ru) | Устройство дл подсчета ошибок в фазирующей по циклу последовательности | |
RU1791806C (ru) | Генератор синхросигналов | |
RU1790783C (ru) | Устройство дл контрол логических узлов | |
RU2011290C1 (ru) | Цифровая регулируемая линия задежки | |
SU1247876A1 (ru) | Сигнатурный анализатор | |
SU1231504A1 (ru) | Устройство дл контрол логических блоков | |
SU1525896A1 (ru) | Программное реле времени | |
SU1354386A2 (ru) | Цифровой умножитель частоты с переменным коэффициентом умножени | |
SU769629A1 (ru) | Регистр сдвига |