SU684760A1

SU684760A1 - Датчик тестовой псевдослучайной последовательности

Info

Publication number: SU684760A1
Application number: SU772555336A
Authority: SU
Inventors: Валерий Сергеевич Кувшиновский; Николай Дмитриевич Гладилин; Вера Николаевна Дмитриева; Владимир Афанасьевич Марченко; Светлана Михайловна Рулева
Original assignee: Предприятие П/Я А-7672
Priority date: 1977-12-16
Filing date: 1977-12-16
Publication date: 1979-09-05

Description

1

Изобретение относитс к технике св зи и может использоватьс дл определени коэффициента ошибок в дискретных каналах и каналах передачи данных.

Известен датчик тестовой псевдослучайной последовательности, содержащий генератор тактовых импульсов и регистр сдвига с сумматором по модулю два в цепи обратной св зи 1.

Однако в известном датчике невозможно получить выходной сигнал с заданной реализацией потока случайных краевых искажений , что ограничивает функциональные возможности датчика.

Целью изобретени вл етс формирование выходного сигнала с заданными случайными краевыми искажени .ми.

Дл этого в датчик тестовой псевдослучайной последовательности, содержащий генератор тактовых импульсов и регистр сдвига с сумматором по модулю два в цепи обратной св зи, введен блок переменной задержки , при этом выход генератора тактовых импульсов подключен к одному из входов блока переменной задержки, к двум другим входам которого подключены выходы

соответствующих разр дов регистра сдвига, а выход блока переменной задержки подключен к тактовому входу регистра сдвига. Б,лок переменной задержки выполнен в виде последовательно соединенных задающего генератора , счетчика и триггера, к другому входу которого подключен один из входов ключевого боТока, выходы которого подключены к установочным входам счетчика, причем входы ключевого лока вл ютс входами , а выход триггера - выходом блока переменной задержки.

На чертеже приведена структурна электрическа схема предложенного датчика.

Датчик тестовой псевдослучайной последовательности содержит генератар тактовых импульсов 1, регистр сдвига 2 с сум.матором по модулю два 3 в цепи обратной св зи и блок переменной задержки 4.

Claims

Блок переменной задержки 4 выполнен в виде последовательно соединенных задающего генератора 5, счетчика 6 и триггера 7, к другому входу которого подключен один из входов ключевого блока 8, выходы которого подключены к установочным входам счетчика 6. Входы ключевого блока 8 вл ютс входами ,.а выход триггера - выходом блока переменной задержки 4. Датчик тестовой псевдослучайной последовательности работает следующим образом. Импульсы, по вл ющиес на выходе генератора тактовых импульсов 1, поступают через блок переменной задержки 4 на тактовый вход регистра сдвига 2, вызыва смену его состо ний. Обратна св зь в регистре сдвига 2 осуществл етс так, что в процессе работы регистр сдвига 2 принимает М различных состо ний (т - число разр дов регистра сдвига 2). Сигналы с выходов соответствующих разр дов регистра сдвига 2 поступают на другие входы блока переменной задержки 4, задава врем задержки данного блока. В результате этого продвигающие импульсы на тактовый вход регистра сдвига 2 поступают с измен ющимс во времени запаздыванием относительно моментов возникновени их на выходе генератора тактовых импульсов 1, вследствие чего последовательность импульсов, поступающа на выход датчика с выхода сумматора по модулю два 3 (или с выхода какого-либо разр да регистра сдвига 2) будет иметь случайные краевые искажени . Работа блока переменной задержки 4 происходит следующим образом. Импульсом, поступившим на вход блока переменной задержки 4 с генератора тактовых импульсов 1, триггер 7 онрокидываетс в состо ние «О, а в счетчик 6 через ключевой блок 8 записываетс число, соответствующее комбинации сигналов, присутствующих в этот момент на входах блока переменной задержки 4. Счетчик 6 под действием импульсов, поступающих с выхода задающего генератора 5, считает до заполнени и выдает сигнал, который опрокидывает триггер 7 в состо ние «1. При этом на выходе триггера 7 формируетс рабочий перепад напр жени , который воздействует на тактовый вход регистра сдвига 2, вызыва изменение его состо ни , а значит и изменение комбинации сигналов на управл ющих входах блока иере.мениой задержки 4. Поскольку процесс изменени величины задержки блока переменной задержки 4 однозначно св зан с процессом изменени состо ний регистра сдвига 2, оба процесса будут иметь одинаковый период, равный Mto (to - период следовани импульсов на выходе генератора тактовых импульсов 1). Такой же период будет и.меть поток случайных краевых искажений на выходе датчика. Заданна реализаци потока случайных краевых искажений может быть из.менена путем изменени точек подключени входов блока пере.менной задержки 4 к регистру сдвига 2. Предложенный датчик обеспечивает получение тестовой псевдослучайной последовательности с заданной реализацией потока случайных краевых искажений, что расшир ет функциональные возможности известного датчика, в частности, позвол ет осуществить самопроверку прибора дл определени коэффициента ошибок, а также проверить исправл ющую способность приемника аппаратуры передачи данных. Формула изобретени 1.Датчик тестовой псевдослучайной последовательности , содержащий генератор тактовых импульсов и регистр сдвига с сумматором по модулю два в цепи обратной св зи, отличающийс тем, что, с целью формировани выходного сигнала с заданны.ми случайными краевыми искажени ми, введен блок переменной задержки, при этом выход генератора тактовых импульсов подключен к одному из входов блока переменной задержки , к двум другим входам которого подключеиы выходы соответствующих разр дов регистра сдвига, а выход блока переменной задержки подключен к тактовому входу регистра сдвига.
2.Устройство по п. 1, отличающеес тем, что блок переменной задержки выполнен в виде последовательно соединенных задающего генератора, счетчика и триггера , к другому входу которого подключен один из входов ключевого блока, выходы которого подключены к установочным входам счетчика, причем входы ключевого блока вл ютс входами, а выход триггера - выходом блока переменной задержки. Источники информации, прин тые во внимание при экспертизе 1. Каналы передачи данных. Под ред. B.C. Шварцмана, М., «Св зь, 1970, с. 280.