SU1234841A1 - Устройство дл контрол логических блоков - Google Patents

Abstract

Изобретение .относитс  к вычислительной технике и может быть использовано при тестовой диагностике логических блоков, С целью повышени  достоверности контрол  оно содержит генератор тактовых импульсов, сиргхро- низирующий работу устройства, триггер, который задает рабочий интервал времени , счетчик, дешифратор и шифратор, участвующие в формировании тестов. регистр, который хранит информацию о последующем тесте, схему сравнени , котора  фиксирует момент совпадени  данных с регистра и со счетч11ка и запрещает дальнейшее формирование тестов. Диагностирование логического блока происходит традиционно - путем .сравнени  реакции с эталоном на каждом выходе в блоке сравнени . Если на каком-либо выводе контролируемого логического блока обнаружен сбой (или сбои), на каждом выводе логического блока это будет зафиксировано счетчиками группы, показани  счетчиков вывод тс  на индикацию в моменты, определ емые схемой сравнени  или блоком дешифрации. Последн   содержит дешифраторы группы, каждый из которых служит дл  вы влени  ситуации переполнени  счетчиков группы . Эти сигналы с дешифраторов поступают на элемент ИЛИ, через который и происходит сброс триггера, вьшвлени  показаний счетчиков группы и начального сброса счетчика и счетчиков группы, 5 ил. ш (Л ю со 4 00

Description

Изобретение относитс  к вычислительной технике и дискретной автоматике и может быть использовано при построении аппаратурных средств контрол  и диагностики дискретных блоков на этапах выходного контрол , а также при эксплуатации.

Цель изобретени  - повышение достоверности контрол .

На фиг. 1 изображена функциональна  блок-схема устройства на фиг. 2- блок поразр дного сравнени ; на фиг. 3 блок дешифрации; на фиг. 4 - схема сравнени ; на фиг. 5 - шифратор.

Устройство (фиг. 1) содержит элементы И 1-3, счетчик 4, генератор 5 тактовых импульсов, триггер б, элемент ИЛИ-НЕ 7, эталонный блок 8,, контролируемый Логический,блок 9, блок 10 поразр дного сравнени , группу счетчиков 11, блок 12 дешифрации, блок 13 индикации, регистр 14, кнопку 15 начальной установки, кнопку 16 .пуска, схему 17 сравнени , элемент НЕ 18, Счетчик 19, дешифратор 20, шифратор 21.

Блок поразр дного сравнени  (фиг. 2) содержит группу-сумматоров 22 по модулю два.

Блок дешифрации (фиг. 3) содержит группу дешифраторов 23, элемент ИЛИ 24.

Схема сравнени  (фиг. 4) содержит группу сумматоров 25 по модулю два, элемент ИЛИ 26.

ydTpoftcTBo работает следующим образом.

При замыкании контактов кнопки 15 начальной установки сигнал логического нул  поступает на инверсные, входы сброса счетчиков 11 группы, счетчика 19, а также через элементы И 1 и 2 - соответственно на .инверсный вход триггера 6 и инверсшэтй вход сброса счетчика 4. Установка в нуль указанных элементов определ ет исходное состо ние устройства, при котором за счет исключен.и  возможности прохождени  импульсов генератора 5 такто- .вых импульсов на счетный вход счетчика 4 отсутствует динамическое изменение сигналов во всех точках-устройства . Перед началом работы устройства в регистр 14 заноситс  код напере заданного числа, определ ющего количество тестовых наборов в тесте контролируемого логического блока 9, а на наборном поле 1 :ифратора (фиг. 5)

5

0

5

0

5

0

5

0

5

вручную устанавливаютс  эти наборы в том пор дке их последующего считывани , который также определ етс  тестом контролируемого логического блока 9.

Процесс испытани  контролируемого логического блока 9 начинаетс  в момент замыкани  контактов кнопки 16 пуска. При этом сигналом логического нул  триггер 6 переводитс  в единичное состо ние, открываетс  элемент И 3, и непрерывна  последовательность импульсов с выхода генератора 5 тактовых импульсов поступает на счетный вход счетчика 4. Счетчик 4 на своих выходах формирует параллельный код, значенгг  которого последовательно мен ютс . Данный код одновременно поступает на группу вх.одов схемы 1 7 сравнени  и группу информационных входов дешифратора 20, который последовательно во времени формирует единичные сигналы возбуждени  шифратора 21 (фиг. 5). С выходов последнего тестовые наборы в установленной очередности (в очередности возбуждени  шин шифратора) поступают на входы эталонного 8 контролируемого 9 блоков . Результаты поразр дных сравнений выходных реакций блоков 8 и 9, фор- мируеиь1е блоком 10 поразр дного сравнени  (фиг. 2), накапливаютс  в счетчиках 11 группы. При этом накапливаема  информаци  в каждом отдельном счетчике группы снимаетс  и в виде параллельного двоичного кода подаетс  на.соответствующие группы информационных входов блока 13 индикации и соответствующие входы блока. 12 дешифрации . В момент поступлени  на счетный вход счетчика 4 количества импульсов , равного заданному количеству тестовых наборов в тесте контролируемого блока 95 происходит сравнение кодов на всех входах схемы 17 сравнени , что вызывает по вление сигнала логического нул  на его выходе-. Последнее приводит к возникновению положительного перепада сигнала (пе-. реход из О в 1) на счетном входе счетчика 19 и, следовательно, содержимое данного счетчика увеличиваетс  на единицу. Одновременно с этим про- ис содит изменение сигнала на выходе элемента И 2 из 1 в О, и счетчик 4 обнул етс , что приводит к несовпадению кодов, которое зафиксирует схема 17 сравнени , и значегп1е ее выходного сигнала измен етс  с О

3

в Ч. На этом процесс формировани  и прогона одного тестового цикла (одной последоватехньности кодовых наборов, составл ющих тест) завершаетс , и с приходом очередного импульса на счетный вход счетчика данный процесс автоматически возобновл етс  Так происходит до тех пор, пока не возникнет одна из следующих ситуаций в процессе проверки контролируемого блока 9.

Перва  ситуаци . Контролируемый блок 9 работоспособен. В этом случае устройство заканчивает свою работу в момент переполнени  счетчика 19, т.е. после окончани  повторени  последовательности кодовых наборов (теста ) заданного количества раз, равного м . При этом по вление единичного сигнала -на выходе переполнени  счетчика 19 приводит к по влению на выходе элемента ИЛИ-НЕ 7 нулевого сигнала , а на выходе элемента И 1 - нулевого . В результате триггер 6 устанав ливаетс  в нулевое состо ние и поступление импульсов с выхода генератора 5 тактовых импульсов на счетный вход счетчика 4 прекращаетс , а по нулевому сигналу на входе синхронизации блока 13 индикации высвечива- тср нулевое содержимое счетчиков 11 группы.

Втора  ситуаци . Контролируемьй блок 9 работает неустойчиво, и, следовательно , имеютс  эпизодические сбои сигналов на его выходах. В данном случае переполнение счетчика 19 происходит раньше, чем переполнение любого из счетчиков It группы, поскольку число повторений теста выбрано равным числу услови  переполнени  счетчиков группы 11. После окончани  работы устройства на индикаторах блока 13 индикации по одному или нескольким выходам счетчиков 11 группы будут высвечиватьс  ненулевые числа, равные количеству сбоев по соответствующему выходу контролируемого блока 9, причем эти числа меньше чис

Треть  ситуаци . В контролируемом блоке 9 имеетс  устойчива  неисправность (отказ). В этом случае переполнение счетчиков 11 группы и счетчика 19 происходит одновременно. При этом на входах элемента ИЛИ-НЕ 7 по вл ютс  сигналы, что вызывает на его выходе установление нулевого сигнала. Ра

.

12348А14

бота устройства прекращаетс , и на одном или нескольких (в зависимости от характера про влени  неисправности ) индикаторах блока 13 индикации будет число, равное h .

10

15

25

2о .

0

5

30

35

0

5

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  логических блоков, содержащее генератор тактовых импульсов, первый счетчик, блок поразр дного сравнени , кнопку пуска, кнопку начальной установки, группу, сч ет- чиков, эталонный блок, блок дешифрации и блок индикации, причем перва  труппа информационных входов блока пор зр дного сравнени  соедтгена с группой выходов эталонного блока, втора  группа информашюнных входов блока поразр дного сравнени  соединена с группой выходов контролируемого логического блока, выходы блока поразр дного сравнени  соединены со счетными входами соответствующих счетчиков группы, группы разр дных вьпшдов. которых соединены с группами информационных входов блока индикации и с соответствующими группами информационных входов блока дешифрации , отличающе ес  тем, что, с целью повьш1ени  достоверности контрол , оно, содержит дешифратор, . шифратор, регистр, схему сравнени , второй счетчик, элемент ИЛИ-НЕ, элемент НЕ, три элемента И, триггер, а блок дешифрации содержит группу дешифраторов и элемент ИЛИ; причем выход генератора тактовых импульсов соединен с первым входом первого элемента И, выход которого соединен со счетным входом первого счетчика, . группа разр дных выходов которого соединена с группой информационных входов дешифратора и с первой группой информационных входов схемы сравнени , втора  группа информационных входов которой срединена с группой выходов регистра, выходы дешифратора соединены с информационными входами щифра- тора, выходы которого соединены с информационными входами эталонного блока и контролируемого логического блока, выход схемы сравнени  соединен с первым входом второго элемента И и через элемент НЕ со счетным .входом второго счетчика, выход переполнени  которого соединен с первым входом элемента 11ЛИ-НЕ, выход которого сое- ;5инен с первым входом третьего элегмента И и входом синхронизации блока индикации, инверсный вход сброса первого счетчика соединен с выходом второго элемента И, второй вход которого подключен через кнопку начальной установки, к шине нулевого потенциала устройства и соединен с инверсным входом сброса второго счетчика, вторым входом третьего элемента И и инверсными входами сброса счетчиков группы, второй вход первого элемента И соединен с выходом триггера, инверсный единичный вход которого подключен через кнопку пуска к шине ну

   левого потенциала устройства, выход третьего элемента И соединён с инверсным нулевым входом триггера, группы информационньгх входов блока дешифрации соединены с группами информационных входов соответствующих дешифраторов группы, и -е выходы которых (где и - максимальное число ошибок, снимаем1)1х с каждого вывода контролируемого логического блока) соединены с соответствующими, входами элемента ИЛИ, выход которого соединен с вторым входом элемента ИЛИ-НЕ . 1

   На Ч, уст. |jE- Луск РЕ--,

   L

   Г-, Чп

   THTI

   Г

   lid

   ;з

   11

   фуэ.

   Фи.З

   к эталонному S и кантрадируемомуЗВовмм

   Дешифра- mop2f

   Матрица HaSoiiOi 22

   Редактор Е. Копча

   Составитель А. Сиротска  Техред М.Ходанич

   Заказ 2986/51

   Тираж 67t

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   фиг Л

   .Соединени  шин fiomfyjНваврцЮ01№ ,.01} цы KNOnWHUH вык ючу o8opZ imw .JQ) a}notwetmuO

   HaSep3(nOSQt.M HaBoft4(sosm...n} Ha6opS(DfO(Hff,,,fft

   fjjiffeweorfff f

   HaSof)-i(tnmi.,№ll HaSoflft(oeom.

   :; -tФиг . 5

   Корректор Г, Решетник

   Подписное