SU1638716A1 - Устройство дл локализации неисправностей - Google Patents
Устройство дл локализации неисправностей Download PDFInfo
- Publication number
- SU1638716A1 SU1638716A1 SU884467643A SU4467643A SU1638716A1 SU 1638716 A1 SU1638716 A1 SU 1638716A1 SU 884467643 A SU884467643 A SU 884467643A SU 4467643 A SU4467643 A SU 4467643A SU 1638716 A1 SU1638716 A1 SU 1638716A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- address
- control unit
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к вычисли- тельной технике и может быть использовано дл локализации неисправностей в цифровых схемах. Цель изобретени - сокращение времени локализации неисправностей . Устройство содержит генератор тестов, эталонный блок, два мультиплексора, регистр адреса,четыре элемента И, два элемента ИЛИ,триггер , два формировател сигнатур,компаратор , счетчик, блок управлени , буферный регистр. 2 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано дл локализации неисправностей в цифровых блоках.
Провер емый цифровой блок должен иметь единую систему синхронизации и иметь выход синхронизации.
Цель изобретени - сокращение времени локализации неисправностей.
На фиг.1 изображена структурна схема устройства дл локализации неисправностей; на фиг.2 - блок-схема алгоритма работы микропроцессорной системы.
Устройство содержит генератор 1 тестов, контролируемый блок 2,первый 3 и второй 4 мультиплексоры, эталонный блок 5, адресный регистр 6, первый элемент И 7, первый элемент ИЛИ 8, второй 9 и третий 10 элементы И, триггер 11, первый .формирователь 12 сигнатуры, четвертый элемент И 13, компаратор 14, второй формирователь 15 сигнатуры, счетчик 16, а также
блок управлени , содержащий адресный селектор 17 и микропроцессорную систему 18, в качестве которой может быть использована микроЭВМ СЮ 300. Кроме того, в срстав устройства также вход т шина I9 данных микропроцессорной системы, шина 20 адреса микропроцессорной системы, буферный регистр 21 и второй элемент ИЛИ 22.
В пам ть микропроцессорной системы (МПС) 18 заложена программа уп- равлени всей работой устройства дл локализации неисправностей. После запуска программы оператор по опросу МПС 13 вводит в нее номера точек съема сигнатур с контролируемого 2 и эталонного 5 блоков. Затем устройство переходит в автоматический режим работы. При выполнении любого действи МПС 18 в соответствии с программой обработки воздействует на нужный узел с помощью адресного селектора 17. МПС 18 выдает по шине 20 адреса на информационные входы се (Л
о
ро
оо vj
э лектора 17 адрес узла, сопровожда его сигналом обращени к внешнему устройству (ОБР ВУ). Сигнал ОБР ВУ, вырабатываемый в инверсном коде, синхронизирует работу устройства. Адресный селектор 17 в любой момент времени может вырабатывать только один сигнал АС на своем выходе.
При переходе в автоматический ре- жим работы МПС 18 вырабатывает адрес на шину 20, возбужда выход селектора 17 (АС 2). Этот сигнал устанавливает триггер 11 в нулевое состо ние через четвертый элемент И 13. На еледующем шаге МПС 18 через селектор 17 адреса сигналом АСЗ устанавливает в нулевое состо ние первый 12 и второй 15 формирователи сигнатур. Затем в регистр 6 с помощью сигнала АС4 за- писываетс адрес первой контролируемой точки блоков 2 и 5. Этот адрес поступает на адресные входы мультиплексоров 3 и 4. Через эти мультиплексоры соответствующие контролируемые точки контролируемого 2 и эталонного 5 блоков одновременно мультиплексируютс на входы первого 12 и второго 15 формирователей сигнатур соответственно.
Из МПС 18 на предустановочные входы счетчика 16 через шину 19 подаетс коэффициент пересчета, предустановка счетчика 16 производитс сигналом АСб с выхода адресного селек- тора 17.
Теперь устройство полностью готово к приему информации и образованию сигнатуры с глубиной анализа, зада- ваемой узлом 16.
Селектор 17 по инициативе МПС 18 вырабатывает сигнал АС1, который устанавливает триггер 11 в единичное состо ние и вызывает установку в ис- ходное состо ние блоков 2 и 5 и генератора 1 тестов.
По окончании сигнала АС1 генера- тор 1 тестов начинает вырабатывать тестовую последовательность дл бло- ков 2 и 5 одновременно. Избранные точки подключаютс через мультиплексоры 3 и 4 к первому 7 и второму 9 элементам соответственно и поступают на информационные входы первого 12 и второго 15 формирователей . Каждый такт сопровождаетс татовым импульсом, поступающим через третий элемент И 10 на тактирующий
вход формирователей 12 и 15 и счет-1 чика 16. Счетчик 16 считает в обратном направлении.
Единица с выхода триггера 11 через первый элемент ИЛИ 8 по сигналу АС7 поступает на шину 19, сигнализиру о том, что процесс сн ти сигнатуры не закончен.
МПС 18 непрерывно в программном режиме через селектор 17 вырабатывает сигнал АС7, опрашива состо ние триггера 11.
Выходы формирователей 12 и 15 соединены с входами компаратора 14.Формирователи одновременно формируют сигнатуры на последовательности импульсов , поступающих с соответствующих точек контролируемого 2 и эталонного 5 блоков. Если точка контролируемого блока 2 исправна, то сигнатуры с обеих точек совпадают, компаратор 14 не вырабатывает сигнала и процесс формировани сигнатуры продолжаетс до тех пор, пока счетчик 16 не досчитает до переполнени . Сигнал переполнени поступает через четвертый элемент И 13 на вход сброса триггера 11 и сбрасывает его в нулевое состо ние запреща прохождение информационных и тактовых сигналов на формирователи 12 и 15 и счетчик 16.
Затем аналогично производитс анализ неисправности второй контролируемой точки блока 2. Если точка неисправна , то на определенном такте сигнатуры , формируемые формировател ми 12 и 15, перестают совпадать.В этот момент компаратор 14 вырабатывает сигнал несравнени , который поступае через четвертый элемент И 13 на вход сброса триггера 11 и сбрасывает его в нулевое состо ние, запреща прохождение информационных и тактовых сигналов на формирователи 12 и 15 и счетчик 16. Сигнал несравнени с выхода компаратора 14 через второй элемент ИЛИ 22 по сигналу АС5 поступает на шину 19, сигнализиру о том, что контролируема /точка неисправна . Получив этот сигнал,.МПС 18. : считывает на шину 19.значение счетчика 16 через буферный регистр 21 по сигналу АС8, формирует новое значение коэффициента пересчета, равного разнице между предыдущим значением коэффициента пересчета и текущим значением счетчика 16, а адрес контролируемой точки фиксируетс в пам ти .
Таким образом, в предлагаемом устройстве глубина анализа каждой неисправной точки определ етс в один этап, что уменьшает врем определени неисправности дл каждой точки. При этом глубина анализа дл каждой новой контролируемой точки должна быть не больше минимальной глубины точки из всех рассмотренных ранее.
После обработки всех точек на дисплее МПС 18 инициируютс номера наиболее перспективных точек, дл которых глубина анализа минимальна .
Claims (1)
- По принципиальной схеме контролируемого устройства определ етс микросхема , выход которой подключен к одной из наиболее перспективных точек , и процесс локализации продолжаетс с начального этапа и т.д. Обнаружив элемент блока 2, дл которого при установленной глубине анализа сигнатуры входов совпадают с соответствующими сигнатурами блока 5, а сигнатуры хот бы дл одного выхода различны, локализацию заканчивают. а данный элемент признаетс неисправным . Формула изобретениУстройство дл локализации неисправностей , содержащее блок управлени , генератор тестов, первый элемен И, эталонный блок, первый и второй мультиплексоры, адресный регистр, триггер, первый формирователь сигнатуры , причем выходы генератора тестов соединены с входами эталонного блока и вл ютс выходами устройства дл подключени к входам контролируемого блока, информационные входы первого мультиплексора вл ютс входами устройства дл подключени к выходам контролируемого блока, адресные входы первого и второго мультиплексоров соединены с выходами адресного регистра , информационные входы которого соединены с выходами номера точки блока управлени , информационные входы второго мультиплексора соединены с выходами эталонного блока, первый управл ющий выход блока управлени соединен с входом запуска генератора тестой, а также с входом установки в начальное состо ние контролируемо38716го и эталонного блоков1025и входом установки триггера, отличающее- с тем, что, с целью сокращени времени локализации неисправностей, в него введены три элемента И, два элемента ИЛИ, второй формирователь сигнатуры , счетчик, буферный регистр и компаратор причем первый вход первого элемента И соединен с выходом первого мультиплексора, первый вход первого элемента ИЛИ соединен с вторым управл ющим выходом блока управлени , первый вход второго элемента 15 И соединен с выходом второго мультиплексора , первый вход третьего элемента И соединен с выходом тактировани эталонного блока, выход триггера соединен с вторыми входами перво- 20 го, второго, третьего элементов И и первого элемента ИЛИ, выход первого элемента И соединен с входом данных первого формировател сигнатуры,выход второго элемента И соединен с входом данных второго формировател сигнатуры, выход третьего элемента И соединен с входом синхронизации первого , второго формирователей сигнатуры и счетным входом счетчика,выход первого элемента ИЛИ соединен с входом конца проверки блока управлени , информационные входы счетчика соединены с выходом задани количества тактов проверки блока управлени , выходы счетчика соединены с информационными входами буферного регистра,выходы которого соединены с входами логических условий блока управлени , первый вход четвертого элемента И соединен с выходом Неравно компаратора , второй вход четвертого элемента И соединен с выходом переполнени счетчика, выход четвертого элемента И соединен с входом сброса триггера, выходы первого и второго формирователей сигнатуры соединены с информационными входами компаратора, третий управл ющий выход блока управлени соединен с третьим входом четвертого элемента И, четвертый управл ющий выход блока управлени соединен с входами начальной установки первого и второго формирователей сигнатуры , п тый управл ющий выход блока управлени соединен с входом строби- ровани регистра адреса, шестой управл ющий выход блока управлени соединен с первым входом второго элемента ИЛИ, второй вход которого сое303540455055динен с выходом Неравно компаратора , седьмой управл ющий выход блокауправлени соединен с входом разрешени считывани буферного регистра.АС1Ч1BSsS onapamopon номеров точек съема сигнатур с контролируемого и эталонного й окобI| Формирование адреса контролируемой точки И| Выдача адреса на шин у 20 дм форнироКаних синапа ktliВыдоча адреса но шину 20 дл формировании июнем ACJ}7ГВыдача адреса на шину 20 д/ip шормиробйни сигнала АП. Ношичу w подаетс адрес контро/iupyenou rvi/atт шВыдача чдреса на шину ZGd/m формировани стналп ACS. На шину Iff подаетс коэффициент пересчетаВыдача адреса на шину 20 дл щорниреЯтю сигнала АС1.Ь,8ыдоча адреса нашин 20 Рл Формировани сигнала А(.ТПроверка состо ни триггера if 0I Выдача адрес на шину 20 д/w фарми роВани сигнала ACS|Считывание не шину данных 19 сиг. но/is с выхода компаратора.Проверка Выхода компаратора Онет {Проверка: бее ли заёа нные 1 тачки обработаныф#оФормирование номеров перспективных точек и индикаци их на экран ЗисплевТконейРедактор Л.ПчолинскаСоставитель Грошев Техред М.ДидыкЗаказ 929Тираж 411ВНИИГЩ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска наб., д. 4/51Началоочек съем алонного йнетнетИВыдача адреса на шину го дли Формировани сигнала ACSСчитывание на шину 19 значении счетчика 16 через буферный, pttucjpft.-ЈФормирование нового значени коэффициента пеп1счёта ра8квгй разнице не/коу преаыаишин значена- ени тек у шип эначенир метчика 16Корректор Л.БескидПодписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884467643A SU1638716A1 (ru) | 1988-07-29 | 1988-07-29 | Устройство дл локализации неисправностей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884467643A SU1638716A1 (ru) | 1988-07-29 | 1988-07-29 | Устройство дл локализации неисправностей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1638716A1 true SU1638716A1 (ru) | 1991-03-30 |
Family
ID=21392776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884467643A SU1638716A1 (ru) | 1988-07-29 | 1988-07-29 | Устройство дл локализации неисправностей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1638716A1 (ru) |
-
1988
- 1988-07-29 SU SU884467643A patent/SU1638716A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 973154, кл. G 06 F 11/16, 1981. Авторское свидетельство СССР № 1339564, кл. G 06 F 11/00, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1638716A1 (ru) | Устройство дл локализации неисправностей | |
SU1580543A1 (ru) | Устройство одновременного контрол N импульсных последовательностей в реальном масштабе времени | |
SU1226471A1 (ru) | Устройство дл контрол логических блоков | |
SU1626214A1 (ru) | Устройство дл контрол монтажа электрических соединений | |
SU1354195A1 (ru) | Устройство дл контрол цифровых узлов | |
SU796916A1 (ru) | Устройство дл контрол блокапАМ Ти | |
SU1332322A1 (ru) | Устройство дл контрол логических блоков | |
SU1714610A1 (ru) | Устройство дл поиска дефектов дискретных блоков | |
SU1661770A1 (ru) | Генератор тестов | |
SU1125628A1 (ru) | Устройство дл обнаружени сбоев синхронизируемых дискретных блоков | |
SU1138809A1 (ru) | Устройство дл контрол электрического монтажа | |
SU1038926A1 (ru) | Устройство дл задани тестов | |
SU1679487A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1501064A1 (ru) | Устройство дл контрол последовательностей импульсов | |
SU911532A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1104589A1 (ru) | Устройство дл контрол записи информации в программируемые блоки пам ти | |
SU1249529A1 (ru) | Устройство дл моделировани топологии сетей | |
SU1226461A1 (ru) | Устройство дл подключени источников информации к общей магистрали | |
SU957278A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
SU1228054A1 (ru) | Устройство дл автоматического контрол прецизионных делителей | |
SU1157544A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU1385105A1 (ru) | Устройство сигнатурного контрол проводных соединений | |
SU1283769A1 (ru) | Устройство дл контрол логических блоков | |
SU378864A1 (ru) | Устройство для автоматического контроля | |
SU1183972A1 (ru) | Устройство дл имитации отказов дискретной аппаратуры |