SU920697A1 - Устройство опроса информационных каналов - Google Patents

Description

(S) УСТРОЙСТВО ОПРОСА ИНФОРМАЦИОННЫХ

i

Изобретение относитс  к телемеханике и предназначено дл  использовани  в информационно-измерительных системах, в частности в устройствах дл  программного опроса информаци- . онных каналов с автоматическим выбором пор дка опроса.

Известны устройства опроса, содержащие счетчик, выходы которого соединены со входами регистра и через запоминающий блок - со входами блока анализа и блока управлени , второй вход которого подключен ко входной шине, а остальные - к выходам регистров фаз и первым входам мультиплексора , при этом первые выходы блока управлени  соединены с первыми входами фаз, а вторые - со вторыми входами мультиплексора, выходы которого подключены ко вторым входам регистров фаз и вторым входам, блока анализа ,третьи входы которого соединены с выходами счетчика позиций ,кроме того выходы блока анализа подключены КАНАЛОВ

КО входу регистра команд, причем выходы счетчика, счетчика позиций и третьи выходы регистров фаз-соединены с тактовой шиной l и 2.

В известных устройствах каждой из возможных частот опроса соответствует регистр фазы, причем его содержимое указывает последнюю зан тую фазу данной частоты опроса. Закрепленна  за каналом фаза считываетс  с помощью мультиплексора и поступает в блок анализа, где происходит ее сравнение с кодом текущей фазь и в случае равенства выдаетс  сигнал на запись номера соответствующего канала в регистр команд.

Недостатками известных устройств  вл ютс  ограниченные возможности контрол  работоспособности их основных элементов и низка  надежность.

Claims (3)

1. Наиболее близким к предлагаемому по технической сущности и достигаемому результату  вл етс  устройство опроса информационных каналов, со392 держащее счетчик кадров, блок анализа , регистр команд, счетчик скани ровани , запоминающий блок, дешифратор , сумматор и операционный регистр при этом вход сканировани  устройства соединен со входами сканировани  регистра команд, счетчика сканировани  и операционного регистра, вход кадра устройства соединен со входами кадра счетчика кадров и счет чика сканировани , выходы счетчика сканировани  - со входами регистра команд и запоминающегоблока, перва , втора  и треть  группы входов блока анализа подключены соотаетственно к выходам счетчика кадров, дешифратора и операционного регистра а выходы - к управл ющим входам регистра команд и операционного регист ра, входы которого присоединены к вы ходам сумматора, а перва  и втора  группы входов сумматора соединены соответственно с выходами дешифратора и операционного регистра З . Недостатками известного устройства  вл ютс  отсутствие режима оперативного тестового.контрол  его элементов в процессе формировани  команд опроса, а также низка  надежность , вызванна  отсутствием аварийного режима опроса, что требует обновлени  информации а запоминающем блоке после любого возможного сбо , например, при кратковременном пропадании напр жени  питани . Запись информации в запоминающий блок приводит к потере определенного времени , что в услови х проведени  эксперимента  вл етс  недопустимым. Така  ситуаци  требует оперативного перехода в аварийный режим цикличес кого опроса, не завис щий от сбоев информации в запоминающем блоке. Цель изобретени  - увеличение на дежности устройства путем введени  оперативного тестового контрол  его элементов. Поставленна  цель достигаетс  те что в устройство, содержащее счетчи кадров, блок анализа, регистр коман счетчик сканировани , запоминающий блок, дешифратор, сумматор и операционный регистр, при этом вход сканировани  устройства соединен со входами сканировани  регистра команд , счетчика сканировани  и операционного регистра, вход кадра уст ройства соединен со входами кадра счетчика кадров и счетчика сканировани  , выходы счетчика сканировани  со входами регистра команд и запоминающего блока, перва , втора  и треть  группы входов блока анализа подключены соответственно к выходам счетчика кадров, дешифратора и операционного регистра, а выходы к управл ющим входам регистра команд и операционного регистра, входы которого присоединены к выходам сумматора , а перва  и втора  группы входов сумматорасоединены соответственно с выходами дешифратора и операционного регистра, введены первый и второй коммутаторы, дополнительный дешифратор , счетчик контрол , схема сравнени  и триггер ошибки, причем первый вход задани  устройства соединен с управл ющими входами первого и второго коммутаторов, выходы регистра команд подключены в пр мом и обратном пор дке соответственно к первой и второй группам аходов первого коммутатора, выходы которого подсоединены ко входам дополнительного дешифратора и первой группе входов схемы сравнени , выход дополнительного дешифратора соединен |со входом установки счетчика контрол , второй вход которого присоединен ко входу кадра устройства,а выходы ко второй группе входов схемы сравнени , второй вход задани  режима устройства соединен с управл ющим входом схемы сравнени , выход которой подключен ко входу установки триггера ошибки, второй вход которого соединен со входом кадра устройства , входы логического О и логической 1 устройства и выходы запоминающего блока подключены соответственно к первой и второй группам входов второго коммутатора, выходы которого соединены со входами основного дешифратора, при этом выходы регистра команд и триггера ошибки соединены с выходами устройства. На чертеже представлена функциональна  схема устройства. Схема содержит счетчик 1 кадров, блок 2 анализа,регистр 3 команд, а такжесчетчик k сканировани , запоминающий блок 5, дешифратор 6, сумматор 7 и операционный регистр 8. При этом вход 9 сканировани  устройства соединен со входами сканировани  регистра 3 команд, счетчика 4 сканировани  и операционного регистра 8, Вход 10 кадра устройства соединен со входами кадра счетчика 1 кадра и счетчика сканировани , а выходы счетчика - со входами регистра 3 команд и запоминающего блока 5. Перва , втора  и треть  группы входов блока 2 анализа подключены соответственно к выходам счетчика 1 кадров, дешифратора 6 и операционного регистра 8, а выходы к управл ющим входам регистра 3 команд и операционного регистра 8. Входы регистра 3 присоединены к выходам сумматора 7. а перва  и втора  группы входов сумматора 7 соединены соответственно с выходами дешифратора 6 и операционного регистра 8, Кроме этого, устройство содержит первый коммутатор 11, второй коммутатор 12., дополнительный дешифратор 13, счетчик 14 контрол , схему 15 сравнени  и триггер 16 ошибки. Первый вход 17 задани  режима устройства соединен с управл ющими входами коммутатора 11 и коммутатора 12, Выходы регистра 3 команд подключены в пр мом и обратном пор д ке соответственно к первой и второй группам входов первого коммутатора. выходы которого подсоединены ко вхо- зо док дам дешифратора 13 и первой группе входов схемы 15 сравнени . Выход дешифратора 13 соединен со входом установки счетчика 1 контрол , второй вход которого присоединен ко входу 10 кадра устройства, а выходы - ко второй группе входов схемы 15- Второй вход 18 задани  режим устройства соединен с управл ющим входом схемы 15, выход которой под ключен ко входу установки триггера 16 ошибки, второй вход которого сое динен со входом 10 устройства. Выхо 19 логического О и вход 20 логической 1 устройства и выходы запоминающего блока 5 подключены соответственно к первой и второй груп пам входов второго коммутатора, выходы которого соединены со входами дешифратора 6. При этом выходы реги ра 3 команд и триггера 16 соединены выходами устройства. Устройство работает следующим об разом . Подачей потенциального сигнала высокого уровн  на первый вход зада ни  режима 17 задаетс  режим циклического опроса, который характеризуетс  тем, что всем измерительным 76 каналам задаетс  одна и та же частота опроса - , где J,,- информативность , а N- общее число распредел емых каналов. При этом нет ° необходимости вводить в запоминающий блок 5 коды частот опроса, так как они одинаковы дл  всех каналов. С целью оперативного перевода устройства в указанный режим работы при сбое информации в запоминающем блоке достаточно обеспечить поступление на входы дешифратора 6 посто нного кода частоты в течение всего цикла распределени  фаз. Это достигаетс  с помощью второго коммутатора 12, который посигналу управлени  на входе 17 отключает выходы запоминающего блока 5 от входов дешифратора 6 и переключает последние на другое направление коммутации с посто нной кодовой комбинацией. Цикл операций, выполн емых устройством на очередной позиции кадра дл  определени  номера опрашиваемого канала в описываемом режиме, аналогичен циклу, выполн емому известным устройством. Однако, хот  частоты следовани  команд опроса в общей последовательности одинаковы, пор следовани  команд отличаетс  от циклического тем, что код номера канала 6, бг.--- 6  вл етс  зеркальным отражением кода номера канала в циклической последовательности. Поэтому при циклическом опросе первый коммутатор 11 переключаетс  на другое направление, на входы которого разр ды регистра 3 команд заведены в обратном пор дке б, 6 пп-f, . SZiO- Контрольна  (эталонна ) циклическа  последовательность команд формируетс  счетчиком 1 контрол ,, который считает тактовые импульсы на входе 10. Начало формировани  контрольной последовательности определ етс  сигналом установки в нулевое состо ние счетчика Ц, который выдаетс  дополнительным дешифратором 13 при поступлении на его входы кодовой комбинации , соответствующей номеру последнего канала. Таким образом достигаетс  совпадение точек канала отсчета контрольной и провер емой последовательностей команд. Номера каналов, вход щие в состав обеих последовательностей , поочередно сравниваютс  схемой 15 при наличии потенциального сигнала высокого уровн  на входе 18, В случае несовпадени  схема 15 формирует сигнал ошибки, указывающий на сбой в работе устройства, который запоминаетс  в триггере 1б по тактовому импульсу на входе 10, Таким образом, режим оперативного тестового контрол  определ етс  пода чей сигнала высокого уровн  одновременно на первый вход 17 и второй вход 18 задани  режима, а режим циклического опроса - подачей сигнала высокого уровн  только на первый вход 17. Данное устройство по сравнению с известным имеет расширенные возможности контрол , что обеспечено наличием режима оперативного тестового контрол . При этом основные элементы устройства провер ютс  с необходимой полнотой в режиме динамического фун ционировани . Дополнительным преимуществом устройства  вл етс  повышение надежности за счет введени  режима циклического опроса, в который устройство переводитс  при сбое информации в запоминающем блоке. Формула изобретени  Устройство опроса информационных каналов, содержащее сметчик кадров, блок анализа, регистр команд.счетчик сканировани , запоминающий блок, дешифратор , сумматор, операционный регистр , при этом вход сканировани  устройства соединен со входами сканировани  регистра команд, счетчика сканировани  и операционного регистра , вход кадра устройства соединен со входами кадра счетчика кадров и счетчика сканировани , выходы счетчика сканировани  - со входами регистра команд и запоминающего блока , перва , втора  и треть  группы входов блока анализа подключены соот ветственно к выходам счетчика кадров дешифратора и операционного регистра а выходы - к управл ющим входам регистра команд и операционного регистра , входы которого присоединены к выходам сумматора, а перва  и втора  группы входов сумматора соединен 78 соответственно с выходами дешифратора и операционного регистра, о тличающеес  тем, что, с целью увеличени  надежности устройства , оно содержит первый и второй коммутаторы, дополнительный дешифратор , счетчик контрол , схему сравнени  и триггер ошибки, причем первый вход задани  режима устройства соединен с управл ющими входами первого и второго коммутаторов, выходы регистра команд подключены в пр мом и обратном пор дке соответственно к первой и второй группам входов первого коммутатора, выходы которого подсоединены ко входам дополнительного дешифратора и первой группе входов схемы сравнени , выход дополнительного дешифратора соединен со входом установки счетчика контрол , второй вход которого присоединен ко входу кадра устройства, а выходы ко второй группе входов схемы сравнени , второй вход задани  режима устройства соединен с управл ющим входом схемы сравнени , выход которой подключен ко входу установки триггера ошибки, второй вход которого соединен со входом кадра устройства , входы логиче.ского О и логической 1 устройства и выходы запоминающего блока подключены соответственно к первой и второй группам входов второго коммутатора, выходы которого соединены со входами основного дешифратора, при этом выходы регистра команд и триггера ошибки соединены с выходами устройства . Источники информации., прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 278759, кл. Н 03 К 17/00, 1970.
2. 2. Авторское свидетельство СССР № 612406, кл. Н 03 К 17/02, 1Э78.
3. 3. Авторское свидетельство СССР по за вке W 2567535/18-21, кл. Н 03 К 17/02, решение от 23.05.78 (прототип).

   //

   J7 3

   15

   IS го