SU669921A1 - Устройство дл диагностики каналов ввода-вывода - Google Patents

Description

Изобретение относитс  к области вычислительной техники и может быть использовано дл  диагностики каналов ввода-вывода , выполненных в виде самосто тельного устройства, а также дл  диагностики других устройств.

Известно устройство дл  диагностики каналов ввода-вывода, содерЖ|ащее процессор , блок пам ти и , где в его местную пам ть занос тс  больша  диагностическа  программа и информаци  дл  проведени  диагностики 1.

Недостатком  вл етс  значительное увеличение количества оборудовани  местной пам ти за счет записи в нее диагностических программ и информации.

Наиболее близким техническим решением к изобретению  вл етс  устройство дл  диагностики каналов ввода-вывода, содерж-ащее процессор и :блок оперативной пам ти, причем первые выходы и входы всех каналов соединены соответственно с первым выходом и входом процессора, второй выход и вход процессора соедннены со вторым входом и выходом каждого контролируемого канала и с первым выходом и входом блока пам ти 2.

Недостатком устройства  вл етс  введение специальных каналов дл  обнаружени  неисправностей.

Целью изобретени   вл етс  сокращение количества оборудовани  устройства. Поставленна  цель достИ(Лаетс  тем, что в устройство введены блок управлени  5 диагностикой, блок задани  режимов, входной регистр управл ющей информации, блок переключени , информационный регистр , регистр тактов, блок сравнени , счетчик тактов, первый, входной и треп;и

элементы И, блок управлени  индикацией, коммутатор и индикационное табло. Третий выход процессора соединен с первым входом блока управлени  диагностикой первый, второй, третий, четвертый, п тыг,

5 шестой и седьмой выходы которого соединены соответственно с первым входом первого элементна И, с первым входом входного регистра управл ющей информации, с третьим входом всех контролируемых каналов , с первым входом второго элемента И, с первым входом третьего элемента И, с входом счетчика тактов и первым входом коммутатора. Выход коммутатора соединен с первым входом блока управлени  индикацией, первый и второй выходы которого соединены соответственно с вторым входом третьего элемента И и с входом нндикацнонного табло. Выход индикационного табло соединен с вторым входом

0 блока управлени  индикацией, выход блока пам ти - с вторым входом первого элемента И. Выход первого элемента И соединен с вторым входом входного регистра управл ющей информации, выход которого соединен с первым входом блока переключени , выход которого соединен с четвертым входом всех контролируемых каналов и с вторым входом второго элемента И. Выходы второго и третьего элементов И соединекы соответственно с перзым и вторым входом информ(ационного регистра, выход которого соединен с п тыми входами всех контролируемых каналов и с входом регистра тактов, выход которого соединен с первым входом блока сравнени , выход которого соединен с вторым входом- блока управлени  диагностикой . Выход счетчика тактов соединен с вторым входом блока сравнени . Первый, второй , третий, четвертый и п тый выходы блока задани  режимов соединены соответственно с вторым, третьим, четвертым и п тым входами коммутатора и с вторым входом блока переключений. Третьи выходы всех контролируемых каналов соединены с третьим входом блока управлени  диагностикой , четвертые выходы - соответственно с шестым, седьмым, восьмым и дев тым входами коммутатора, п тые выходы - соответственно с дес тым, одиннадцатым, двенадцатым и тринадцатым входами коммутатора . Блок управлени  диагностикой содержит дешифратор, генератор одиночных сигналов, первый, второй, третий, четвертый и п тые триггеры, первый, второй, третий и четвертый элементы ИЛИ, первый, второй, третий, четвертый, п тый, шестой, седьмой, восьмой и дев тый элементы И. Первый, второй, третий и четвертый входы дешифратора и первый, второй и третий входы первого элемента ИЛИ образуют первую группу входов блок1а. Выход первого элемента ИЛИ соединен с п тым входом дешифратора, первый выход которого соединен с управл юшим входом первого, второго и третьего триггера и с входом первого элемента И, выход которого  вл етс  первым выходом блока. Первые входы второго, третьего и четвертого элементов И и первый, второй и третий входы второго элемента ИЛИ образуют вторую группу входов блока. Вторые входы второго , третьего и четвертого элементов И соединены соответственно с первым, вторым и третьим входом первого элемента ИЛИ. Выходы второго, третьего и четвертого элементов И соединены с входами третьего элемента ИЛИ, выход которого соединен с вторым входом первого элемента И. Первый, второй и третий информационные входы первого, второго и третьего триггеров соединены с вторыми входами второго, третьего и четвертого элементов И, выходы этих триггеров - с входами четвертого элемента ИЛИ н с первыми входами соответственно п того, шестого и седьмого элементов И. Второй выход дешифратора соединен с входом четвертого триггера, выход которого соединен с входом генератора одиночных сигналов, с входом п того триггера и  вл етс  вторым выходом блоica . Выход п того блока соединен с первым входом восьмого элемента И, второй вход которого  вл етс  третьим входом блока. Выход восьмого элемента И соединен с вторыми входами п того, шестого и седьмого элементов И. Выходы п того, шестого, седьмого и восьмого элементов И образуют третью группу выходов блока. Инверсный и пр мой выходы второго элемента ИЛИ  вл ютс  соответственно четвертым и п тым выходом блока. Вь.ход генератора одиночных сигналов  вл етс  шестым выходом 1блока. Выход четвертого элемента ИЛИ соединен с первым входом дев того элемента И, выход которого  вл етс  седьмым выходом блока. Пр мой выход второго элемента ИЛИ соединен с вторым входом дев того элемента И. На фиг. 1 приведена структурна  схема устройства дл  диагностики каналов. Оно содержит блок-мультиплексный канал 1, блок-мультиплексный канлл 2, блокмультиплексный канал 3,байт-мультиплексный канал 4, процессор 5, оперативную пам ть 6, блок управлени  диагностикой 7, кнопки блок/а задани  режимов 8, входной регистр управл ющей информации 9, блок переключени  Ю, информационный регистр 11, регистр тактов 12, блок сравнени  13, счетчик тактов 14, первый 15, второй 16 и третий 17 элементы И, блок управлени  индикацией 18, коммутатор 19, индикационное табло 20. На фиг. 2 изображена схемка блока управлени  диагностикой 7. Он содержит первый элемент ИЛИ 21, дешифратор 22, первый 23, второй 24, третий 25 и четвертый 26 триггеры, генератор одиночных сигналов 27, п тый три1ггер 28, второй 29, третий 30 и четвертый 31 элементы ИЛИ, первый 32, второй 33, третий 34, четвертый 35, п тый 36, шестой 37, седьмой 38, восьмой 39 и дев тый 40 элементы И. При диагностике неисправного канала используютс  процессор, оперативна  пам ть , любой из исправных блок-мультиплексных каналов (канал-тестер) и существующие рабоние св зи между этими устройствами. Через любой из исправных каналов, например канал-тестер, с внешнего устройства под управлением процессора в оперативную пам ть загружаютс  диагностическа  программа и эталоны, которые представл ют собой зафиксированные состо ни  исправного канала после выполнени  каких-либо последовательностей на опре , деленное число тактов. Эталоны снимают-с  при диагностике и.ап.ра.в,наг.о .канала.

Оператор сообщает программе номер диагностируемого канала.

С помощью канала-тестера под управлением процессора из оперативной пам ти выбираютс  данные, которые кроме канала-тестера поступают в диагностическое оборудование (т. е. по назначению).

Поступившие данные, «подмен   сигналы с кнопок блока задан-и  режимов, подготавливают к запуску какую-либо последовательность в диагностируемом канале , указыва  за какое количество тактов она должна выполнитьс .

С приходом сигнала запуска от процессора подготовленна  последовательность выполн етс  на заданное число тактов, после чего вс  синхронизаци  в диагностируемом канале останавливаетс , а какалтестер передает все зафиксированное состо ние через свои средства в оперативную пам ть , где происходит сравнение с эталоном .

По несравнению битов информации можно узнать о номере неиспр авного типового элемента замены (ТЭЗ).

При диагностике используетс  рабочий режим «Регистраци  в блок-мультиплексных каналах, суть которого заключаетс  в том, что если при работе канала возникает сбой оборудовани , немедленно останавливаетс  синхронизаци  во всем канале, за исключением оборудотзани , используемого дл  св зи с оперативной пам тью, и это зафиксированное состо ние передаетс  в оперативную пам ть средствами канала, с процедурой прерывани .

Формирование информ.ации дл  передачи в оперативную пам ть происходит следующим обр1азом. Весь массив информации с каждого канала (четвертые выходы каналов ) в последовательном виде поступают на входы коммутатора 19, где осуществл етс  коммутаци  по тем или иным услови м Т1ак, что с его выхода в блок управлени  индикацией 18 поступает информаци  от нужного канала.

В блоке управлени  индикацией 18 по мере поступлени  последовательного кода происходит преобразование его в параллельный код по 8 байтов и передача его В канал, где возник режим «Регистрации.

Диагностика канала происходит следующН .м образом.

На блоке задани  режимов 8 оператор фиксирует сигнал «Выбор канала, чем определ етс  номер диагностируемого канала (например байт-мультиплексного канала 4). В этом случае в качестве канала-тестера может быть выбран любой из трех рабочих блок-мультиплексных К1аналов, например блок-мультиплексный канал 2.

Процессор загружает в опер|ативную пам ть через канал-тестер с внещнего носител  диагностическую программу и этало ны. Оператор сообщает программе номер диагностируемого канала. Затем процессор посылает сигнал «Диагностический выбор, который поступает в блок управлени  диагностикой 7, где в сочетании с кодом 1 на диагностических шинах от процессора фиксируетс  факт выбора блок-мультиплексного канала 2 в качестве канала-тестера и

начало режима «Диагностика.

Процессор высылает инструкцию «Начать ввод-вывод в канал-тестер, который начинает выбирать данные из оперативной пам ти. Блок управлени  диагностикой 7

подает разрешающий потенциал с выхода 1 на вход первого элемента И 15, разреша  прохождение информации из блока оперативной пам ти 6 во входной регистр управл ющей информации 9. Сигналы с

выхода регистра 6 поступают на первый вход блока переключений 10, на второй вход которого сигналы не поступают, так как в режиме «Диагностика блокируетс  п тый выход блока задани  режимов 8.

Сигналы с выхода блока переключений 10 поступают непосредственно в байтмультиплексный канал 4 и через второй элемент И 16 на вход информационного регистра 11. Разрешение на прохождение

информации через элемент И 16 подаетс  от четвертого выхода управлени  диагностикой 7. В результате в диагностируемом канале осуществлена подготовка к запуску последовательности так, как она

могла бы проходить в случае ручной проверки с пульта, т. е. в диагностируемом канале могут инициироватьс  люба  инструкци , начальна  загрузка программы, учет прерываний или процедура непосредственной записи или чтени  в оперативную пам ть.

При подготовке к запуску последовательности в регистр тактов 12 записываетс  код, численное значение которого равно числу тактов, за которые будет выполн тьс  последовательность.

После приема всей информации из оперативной пам ти по текущему управл ющему слову канала (УСК) канал-тестер

выходит на прерывание, успешна  обработка которого рассматриваетс  процессором как указание на то, что предварительна  подготовка к запуску последовательности диагностируемого канала закончилась .

Процессор, обработав прерывание, подает код «7 по диагностическим шинам на первые входы блока управлени  диагностикой 7, который посылает сигнал с второго выхода на первый вход регистра 9. Это  вл етс  разрешением на инициирование подготовленной последовательности в диагностируемом канале. Одновременно подаетс  сигнал с шестого выхода блока

управлени  диагностикой 7 на обнул ющий

вход счетчика тактов 14, который начинает отсчет тактов инициированной носледовательности в диагностируемом канале.

Когда коды в регистре тактов 12 и счетчике тактов 14 ср.авн ютс , срабатывает блок сравнени  13 и сигнал с его выхода ностун.ает на третий вход блока управлени  диагностикой 7, который посылает сигнал останова синхронизации в диагностируемый канал. В канал-тестер посылаетс  сигнал, который принудительно переводит его в режим «Регистраци , после чего он выставл ет в процессор запрос на прерывание. Работа канала в режиме «Регистраци  уже была описана. Отличие от работы в диагностическом режиме заключаетс  в том, что с выхода коммутатора 19 на вход блока, управлени  индикацией 18 поступает информационный массив не от канала-тестера, как в режиме «Регистраци , а от диагностируемого байт-мультиплексного канала 4.

Блок управлени  индикацией 18 после того, как канал-тестер получит сигнал удовлетворени  запроса на прерывание по режиму «Регистраци  по мере поступлени  последовательного кода преобразует его в парраллельный код по 8 байтов и через третий элемент И .17 посылает их в информационный регистр 11 пульта. Разрешение на третий элемент И 17 поступает с выхода 5 блока управлени  диагностикой 7. Информаци  с регистра 11, представл юща  собой зафиксированное состо ние ди агностируемО:Го канала, поступает в каналтестер , а с него в оперативную пам ть, где происходит сравн ение с эталоном.

Если диагностируемый канал работает без имитатора оперативной пам ти, происходит проверка реальных св зей с oneратиБной пам тью, а при работе без имитатора периферийного устройства возможна проверка реальных св зей с перифериййым устройством.

Блок -управлени  диагностикой 7 работает следующим образом. На первые входы блока (входы дешифратора 22) поступают сигналы от процессора по четырем диагностическим шинам, а на вход первого элемента ИЛИ 21 - сигналы «Диагностический выбор. На выходе дешифратора 22 будет сигнал в том случае, если подан хот  бы один из сигналов «Диагностический выбор. В этом случае с выхода схемы ИЛИ 21 подаетс  разрешение на дешифратор 22.

Триггеры 23, 24, 25 служат дл  фиксации номера канала-тестера, так что с приходом сигнала с выхода узла сравнени  13 принудительно будет переведен в режим «Регистраци  только канал-тестер.

При коде «7 от процессора четырех диагностических шинах с выхода дешифратора 22 поступает сигнал на триггер 26, выходной потенциал с которого имитирует

начало операции в диагностируемом , поступа  на первый вход регистра 9.

Одновременно сигнал с выхода триггера 26 запускает генератор одиночных им-пульсов 27, который обнул ет счетчик тактов 14. Сигнал с выхода триггера 26 через задерживающий триггер 28 поступает также на элемент И 39, разреша  прохождение сигнала от блока сравненти  .13.

Сигналы «Днагностический выбор поступают на элементы И 33, 34 и 35, где «подсвечива сь сигналами «Обмен данных от канала-тестера и при наличии кода «1 на четырех диагностических шинах, поступают через первый выход на вход элемента И 15.

Когда канал-тестер перейдет в режим «Регистраци , через второй вход на один из контактов (четвертый, п тый, шестой) поступает сигнал, который сн:имает разрешающий потенциал со второго элемента И 16 и подает разрешающий потенциал на, третий элемент И 17. И если при этом есть сигнал с элемента ИЛИ 31, то подаетс  разрешающий потенциал с элемента И 40 на вход коммутатора 19, по которому с его выхода будет поступать информаци  о зафиксированном состо нии диагностируемого канала.

Использование рабочих каналов, а не специальных при диагностике неисправногоканала позвол ет уменьшить количество оборудовани , так как введенное диагностическое оборудование невелико по объему,  вл етс  общим дл  четырех каналов и практически полностью используетс  при ручной настройке и диагностике каналов..

Claims (2)

1. Устройство дл  диагностики каналов ввода-вывода, содержащее процессор и блок оперативной пам ти, причем первые выходы и входы всех каналов соединенысоответственно с первым входом и выходом процессора, второй выход и вход процессора соединен с вторым входом и выходом каждого контролируемого канала и с первым входом и выходом блока пам ти, отличающеес  тем, что, с целью сокращени  количества оборудовани , в устройство введены блок управлени  диагностикой , блок задани  режимов, входной регистр управл ющей информации, блок переключени , информационный регистр, регистр тактов, блок сравнени , счетчик тактов , первый, второй и третий элементы И, блок управлени  индикацией, коммутатор и индикационное табло, причем третий выход процессора соединен с первым входом блока управлени  диагностикой, первый, второй, третий, четвертый, п тый, шестой и седьмой выходы которого соединены соответственно с первым входом первого элемента И, с первым входом входного регисг

9

-pa управл ющей информации, с третьим -аходом всех контролируемых каналов, с первым входом второго элемента И, с пер-вым входом третьего элемента И, со входом счетчика тактов и первым входом коммутатора , выход коммутатора соединен с первым входом блока управлени  индика .цией, первый и второй выход которого соединены соответственно с вторым входом третьего элемента И и с входом индикациопного табло, выход икдикациопного табло соединен с вторым входом блока управлени  индикацией, выход блока пам ти соединен с вторым входом первого элемента И, выход первого элемента И соединен с вторым входом входного регистра управл ющей информации, выход которого соединен с первым входом блока переключени , выход блока переключени  соединен с четвертым входом всех контролируемых каналов и с вторым входом второго элемента И, выходы второго и третьего элементов И соединены соответственно с первым и вторым входами информ.ационного регистра, выход которого соединен с п тыми входами всех контролируемых каналов и с входом регистра тактов, выход которого соединен с первым входом блока сравнени , выход которого соединен с вторым входом блока управлени  диагностикой, выход счетчика тактов соединен с вторым входом блока сравнени , первый, второй, третий, четвертый и п тый выходы блока задани  режимов соединены соответственно с вторым, третьим, четвертым и п тым входами коммутатора и с вторым входом блока переключений, третьи выходы всех контролируемых каналов соединены с третьим входом блока управлени  диагностикой , четвертые выходы всех контролируемых каналов соединены соответственно с шестым, седьмым, восьмым и дев тым входами коммутатора, п тые выходы всех контролируемых каналов соединены соответственно с дес тым, одиннадцатым, двенад . цатым и тринадцатым входами коммутатора .

2. Устройство, по п. 1, отличающеес   тем, что блок управлени  диагностикой содержит дешифратор, -генератор одиночных сигналов, первый, второй, третий, четвертый и п тый триггеры, первый, второй, третий и четвертый элементы ИЛИ, первый , второй, третий, четвертый, п тый, шестой , седьмой, восьмой и дев тый элементы И, причем первый, второй, третий и четвертый входы дешифратор,а и первый, второй

10

и третий входы первого элемента ИЛИ образуют первую группу входов блока, выход первого элемента ИЛИ соединен с п тым входом дешифратора, первый выход 6 которого соединен с управл юш;им входом первого, второго и третьего триггеров и а входом первого элемента И, выход которого  вл етс  первым выходом блока, первые входы второго, третьего и четвертого ментов И и первый, второй и третий входы второго элемента ИЛИ образуют вторую группу входов блока, вторые входы второго , третьего и четвертого элементов И соединены соответственно с первым, вторым и

15 третьим входом первого элемента ИЛИ, выходы второго, третьего и четвертого элементов И соединены с входами третьего элемента ИЛИ, выход которого соединей с вторым входом первого элемента И, первый, второй и третий информационные входы первого, второго и третьего триггеров соединены с вторыми входами второго, третьего и четвертого элементов И, выходы первого, второго и третьего триггеров соединены с входами четвертого элемента ИЛИ и с первыми входами соответственно п того, шестого и седьмого элементов И, второй выход дешифратора соединен с входом четвертого триггера, выход которого соединен с входом генератора одиночных сигналов с входом п того триггера и  вл етс  вторым выходом блока, выход п того блока соединен с первым входом восьмого элемента И, второй вход которого  вл етс  третьим входом блока, выход восьмого элемента И соединен с вторыми входами п того, Щестого и седьмого элементов И, выходы п того, шестого, седьмого и восьмого элементов И образуют третью

° группу выходов блока, инверсный и пр мой выходы второго элемента ИЛИ  вл ютс  соответственно четвертым и п тым выходом блока, выход генератора одиночных сигналов  вл етс  шестым выходом

5 блока, выход четвертого элемента ИЛИ соединен с первым входом дев того элемента И, выход которого  вл етс  седьмым выходом блока, пр мой выход второго элемента ИЛИ соединен с вторым входом

дев того элемента И.

Источники информации, прин тые во внимание при экспертизе:

1.Авторское свидетельство СССР 5 № 516033, кл. G 06 F 11/00, 1975.

2.Патент Англии jNb 1434186, кл. G Q6 F 11/00, 26.04.72 (прототип).