SU1672452A1 - Устройство дл диагностики логических блоков - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  обнаружени  и локализации неисправностей блоков ЭВМ. Цель изобретени  - расширение области применени . С этой целью в устройство, содержащее блок управлени , генератор тестов, два счетчика, два триггера, сумматор по модулю два, схему сравнени , два коммутатора, первый дешифратор и первый регистр тестов, введены третий счетчик, второй дешифратор, второй регистр тестов, блок разделительных элементов, третий коммутатор, группа элементов И и блок переключателей. 2 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  обнаружени  и локализации неисправностей блоков ЭВМи

Цель изобретени  - расширение области применени  устройства

На фиго1 представлена структурна  схема устройства; на фиг„2 - функциональна  схема блока управлени  и генератора тестов„

Устройство содержит (см. фиг.,1) блок 1 управлени , счетчики 2 и 3, дешифраторы 4 и 5, регистры тестов 6 и /, коммутаторы 8 и 9, блок 10 разделительных элементов (с открытым коллектором), триггер 11, счетчик 12, триггер 13, сумматор по модулю два 14, схему 15 сравнени , коммутатор 16, группу элементов И 17, блок 18 переключателей и генератор 19 тестов.В состав генератора 19 тестов (см. фиг.2) вход т узел 20 пам ти

тестов и счетчик 21, а блок 1 управлени  содержит счетчик 22, узел 23 пам ти, регистр 24, счетчик 25, регистры 26 - 28, дешифратор 29, индикатор 30, схему 31 поразр дного сравнени , группу элементов И 32 и элемент ИЛИ 33, образующие коммутатор j В зависимости от примен емых в диагностируемом блоке элементов (ЭСЛ или ТТЛ) он подключаетс  к первому или второму входу-выходу устройства„ Если в диагностируемом блоке использованы элементы как ЭСЛ, так и ТТЛ, дл  его проверки в устройство вставл етс  соответствующий блок 18, а диагностируемый блок подключаетс  к третьему вход-выходу устройства, Блок 18 обеспечивает подключение в зависимости от типа логики (ЭСЛ или ТТЛ), св занного с внешним контактом диагностируемого блока, либо к соответствующему выходу блока 10, либо

00

с

о

XJ

го

-N ел го

3

к соответствующему выходу коммутатора 9. Алгоритм работы устройства одинаков дл  диагностировани  блоков , подключаемых к каждому из трех его выходов Диагностические тесты блоков размещаютс  в узле 20 пам ти (см., фиг, 2) с Микропрограммы, обеспечивающие подачу тестов на вход диагностируемого блока, и анализ его ответов путем опроса состо ни  выходов блока и сравнени  их с эталонными размещаютс  в узле 23 пам ти ) тестов о

Работа устройства начинаетс  с нажати  кнопки Пуск, В результате начальный (нулевой) адрес микропрограммы заноситс  в счетчик 22 (адреса) и сбрасывает счетчик 25„ После этого начинаетс  последовательное считывание из узла 23 в регистр 24 (микрокоманд ) и их выполнение. Регистр 24 имеет поле констант и поле микроопе

раций Дешифраци  микроопераций производитс  в дешифраторе 2yt Под управлением одной из микроопераций информаци  из пол  константы регистра 24 поступает в счетчик 21 (адреса), задава  начальный адрес тестов про10

считанного из узла 20 эталона служебного кода с заданным в регистре 2/ выполн етс  ветвление микропрограммы путем модификации адреса в счетчике 22. Выполнение одного элементарного теста провер емого блока сводитс  к подаче на его вход тестового набора, опроса результата и сравнени  его с эталонным. Подача тестового набора на вход диагностируемого блока выполн етс  следующим образом После сброса счетчиков 2 и 3 (см, фиг.,1), триггера 11 и модификации адреса в счетчике 21 (фиг„2) на единицу из узла 20 считываетс  информаци  и передаетс  в регистры 6 и / тестов под управлением соответственно счетчика 2 и дешифратора 4, счетчика 3 и дешифратора 5, После установки первой порции информации из узла 20 в регистры 6 и / микропрограммно прибавл етс  единица в счетчики 2 и 3 и засылаетс  следую- 25 ща  информаци  в другую группу разр дов регистров 6 и /. Так происходит до тех пор, пока регистры 6 и 7 не будут заполнены тестовым набором,, Нулевое состо ние триггера 11 обес15

20

вер емого блока. Под управлением дру- 3Qпечивает передачу тестового набора с

гих микроопераций информаци  из узлавыхода регистра / через коммутатор 9

20 считываетс  и передаетс  в соот-на первый вход-выход устройства и

ветствующие регистры. Информаци  тес-вход блока 18. Тестовый набор с вытов в узле 20 пам ти записываетс  входа регистра 6 тестов поступает чеследующем пор дке. Перед каждым тес-Рсз блок 10 на второй вход-выход ycr

товьи; набором, занимающим фиксирован- ройства и на вход блока 18. Дл  каж- ное количество байтов в узле 20, записываетс  служебный код, который определ ет тип тестового набора, с

дого элементарного теста содержимое регистров тестов 6 и / идентично и содержит тестовые воздействи  дл 

проверкой интегральных схем (ИС) ОЗУ 4Q входов и единицы „дл  выходов диаг- или без нее о За тестовым набором еле- ностируемого . Состо ни  выходов дует эталонна  информаци  о состо нии диагностируемого блока опрашиваютс  исправного блока на тестовом наборе микропрограммно через коммутаторы 8, и информаци , указывающа  выходы ди- 16 и группу элементов 1/. МОНТАЖНОЕ И, агностируемого блока, состо ние кото-45 образованное дл  выходных контактов

рых на данном тестовом напоре может быть произвольным (О или 1)с Анализ служебного кода выполн етс  путем пересылки его из пол  константы регистра 24 в регистр 27, передачей маски (на данном шаге единицы) из узла 20 в регистр 28 (маски), считыванием эталона служебного кода из узла 20 и его сравнени  с содержимым регистра 27 в схеме 31 поразр дного сравнени  Благодар  единичному значению регистра 28 маски сигнал сравнени  через элемент 32 поступает на выход элемента 33 При совпадении

провер емого блока, с единичными значени ми, поступающими от коммутатора 9 и блока 10, обеспечивает на входе коммутаторов 8 (16) реальные значени  сигналов провер емого блока,

Независимо от того, к какому из трех входов-выходов устройства подключен диагностируемый блок, состо ние его выходных контактов передаетс  через коммутатор 8 (16) и группу элемен 5 тов 17 в регистр 26, так как в разр дах регистров 6 и 7, соответствующих выходным контактам диагностируемого блока, содержатс  единицы „

10

6/2452Л

считанного из узла 20 эталона служебного кода с заданным в регистре 2/ выполн етс  ветвление микропрограммы путем модификации адреса в счетчике 22. Выполнение одного элементарного теста провер емого блока сводитс  к подаче на его вход тестового набора, опроса результата и сравнени  его с эталонным. Подача тестового набора на вход диагностируемого блока выполн етс  следующим образом После сброса счетчиков 2 и 3 (см, фиг.,1), триггера 11 и модификации адреса в счетчике 21 (фиг„2) на единицу из узла 20 считываетс  информаци  и передаетс  в регистры 6 и / тестов под управлением соответственно счетчика 2 и дешифратора 4, счетчика 3 и дешифратора 5, После установки первой порции информации из узла 20 в регистры 6 и / микропрограммно прибавл етс  единица в счетчики 2 и 3 и засылаетс  следую- 25 ща  информаци  в другую группу разр дов регистров 6 и /. Так происходит до тех пор, пока регистры 6 и 7 не будут заполнены тестовым набором,, Нулевое состо ние триггера 11 обес15

20

входов и единицы „дл  выходов диаг- ностируемого . Состо ни  выходов диагностируемого блока опрашиваютс  микропрограммно через коммутаторы 8, 16 и группу элементов 1/. МОНТАЖНОЕ И образованное дл  выходных контактов

провер емого блока, с единичными значени ми, поступающими от коммутатора 9 и блока 10, обеспечивает на входе коммутаторов 8 (16) реальные значени  сигналов провер емого блока,

Независимо от того, к какому из трех входов-выходов устройства подключен диагностируемый блок, состо ние его выходных контактов передаетс  через коммутатор 8 (16) и группу элементов 17 в регистр 26, так как в разр дах регистров 6 и 7, соответствующих выходным контактам диагностируемого блока, содержатс  единицы „

Коммутаторы 8 и 16, работающие под общим управлением регистра 24, обеспечивают передачу состо ний выходов диагностируемого блока в регистр 26 за несколько тактов, так как его разр дность меньше количества контактов диагностируемого блока. После приема в регистр 26 первой порции информации о состо нии контактов диагностируемого блока эта информаци  пересылаетс  в регистр. 2/, Если регистр 2/ содержит информацию о выходе блока, состо ние которого на данном этапе тестировани  может быть произвольным (О или 1), то в регистр 28 маски из узла 20 передаетс  информаци  с нулевым значением в соответствующем неопределенному выходу разр де,: В других разр дах регистра 28 (маски) содержатс  единицы., Эталонна  информаци  считываетс  под управлением микропрограммы из узла 200 Незамаскированные регистром 28 разр ды регистра 21 с помощью элементов 31-33 вырабатывают сигнал совпадени  действительного ответа блока с эталонным Результат сравнени  модифицирует адрес микрокоманды и вызывает ветвление микропрограммы на Продолжение сравнени  или останов с индикацией После окончани  очередного элементарного теста, тае подачи тестового набора на вход диагностируемого блока, опроса состо ни  его контактов и сравнени  с эталонными , в счетчик 25 тестов прибавл етс  единица В счетчике хранитс  номер текущего тестового набора. При несовпадении результата с эталонным процедура тестировани  прекращаетс , а на индикацию (через индикатор 30) выводитс  состо ние счетчика тестов и контактов диагностируемого блока. При выполнении элементарного теста с проверкой накопительных блоков, т0е0 блоков, содержащих ИС ОЗУ, блок 1 устанавливает триггер 11 в единичное состо ние, что обеспечивает подключение выходов счетчика 12, триггера 13 и сумматора 14 через коммутатор 9 ко входам диагностируемого блока„ Проверка ИС ОЗУ состоит из двух циклов записи в ОЗУ тестовой информации и ее считывани  с поразр дной проверкой . В режиме записи счетчик 12 (адреса ) формирует код адреса, сумматор 14 - информацию дл  записи, триггер 13 устанавливаетс  в единичное сос то ние (режим записи) ., После записи в ОЗУ информации по всем адресам происходит переполнение счетчика 12. Сигнал переполнени  с выхода счетчика 12 поступает на триггер 13 и переводит его в нулевое состо ние (режим чтени )„ Счетчик 12 формирует адрес считывани  информации из ОЗУ, суммзтор 14 - эталонную информацию, а

схема 15 сравнивает считанную информацию с эталонной При обнаружении несоответстви  схема 15 сравнени  формирует сигнал ошибки, который

5 блокирует дальнейшую работу счетчика 12, Одновременно сигнал через коммутатор 16 и группу элементов 17 передаетс  в блок 1 управлени  о Если при проверке ОЗУ ошибки не обнаруживаетс , то в блок 1 управлени  через коммутатор 16 и группу элементов 1/ передаетс  сигнал окончани  проверки (сигнал вторичного переполнени  счетчика 12) о

5

Claims (2)

1. Формула изобретени 

   1 о Устройство дл  диагностики логических блоков, содержащее блок 0 управлени , генератор тестов, два счетчика, два триггера, сумматор по модулю два, схему сравнени , два коммутатора , первый дешифратор и первый регистр тестов, информационный вход

   35

   и синхровход которого соединены соответственно с выходом генератора тестов и выходом первого дешифратора, вход сброса, счетный вход и выход первого счетчика подключены соответственно к первому и второму выходам блока управлени  и информационному входу дешифратора, синхровход которого соединен с третьим выходом блока управлени , четвертый выход

   блока управлени  подключен к управл ющему входу первого коммутатора и информационному входу генератора тестов, установочный вход и вход сброса первого триггера соединены

   соответственно с п тым и шестым выходами блока управлени , выход первого триггера подключен к входу управлени  режимом второго счетчика и управл ющему входу второго коммутатора , первый, второй, третий и четвертый информационные входы первого коммутатора соединены соответственно с выходом второго коммутатора, информационным выходом второго счетчика,

   716

   выходом сумматора по модулю два и выходом схемы сравнени , первый, второй , третий и четвертый информационные входы второго коммутатора под

   ключены соответственно к выходу перво го регистра тестов, информационному выходу второго счетчика, выходу второго триггера и выходу сумматора по модулю два, счетный вход второго триггера соединен с выходом переполнени  второго счетчика, счетный вход и вход блокировки счета которого подключены соответственно к синхровходу устройства и выходу схемы сравнени , вход сумматора по модулю два соединен с информационным выходом второго счетчика, первый и второй информационные входы схемы сравнени  подключены к выходам соответственно сумматора по модулю два и второго коммутатора, счетный вход, вход управлени  записью и вход разрешени  генератора тестов соединены соответственно с седьмым, восьмым и дев тым выходами блока уп- равлени , а вход условий и синхровход блока управлени  подключены соответственно к выходу генератора тестов и синхровходу устройства, о. т л и - чающеес  тем, что с целью расширени  области применени , оно содержит третий счетчик, второй дешифратор , второй регистр тестов, блок разделительных элементов, третий коммутатор, группу элементов И и блок переключателей, первый информационный вход которого и выход второго коммутатора объединены и образуют первый вход-выход устройства дл  подключени  к первому ьходу-выходу объек та контрол , второй информационный вход блока переключателей и выход блока разделительных элементов объединены и образуют второй вход-выход устройства дл  подключени  к второму вход-пыходу объекта контрол , информационный вход-вых,од блока переключателей  вл етс  входом-выходом устройства дл  подключени  к третьему входу выходу объекта контрол , вход сброса, счетный вход и выход третьего счетчика соединены соответственно с первым и вторым выходами блока управлени  и информационным входом второго дешифратора , управл ющий вход которого подключен к третьему выходу блока управлени , информационный вход, синхровход и выход второго регистра тестов соединены соответственно с выходом

   0

   5

   5

   5

   0

   генератора тестов, выходом второго дешифратора и входом блока разделительных элементов, информационный вход, управл ющий вход и выход третьего коммутатора подключены соответственно к выходу блока разделительных элементов, четвертому выходу блока управлени  и первым входам элементов И группы, вторые входы и выходы которых соединены соответственно с выходом первого коммутатора и входам режима блока управлени ,
2. 2. Устройство по п.отличающеес  тем, что блок управлени  содержит два счетчика, узел пам ти, четыре регистра, схему поразр дного сравнени , коммутатор, индикатор и дешифратор, вход которого соединен с выходом первого регистра , выходы дешифратора с первого по восьмой подключены соответственно к выходам блока с первого по третий и с п того по дев тый, счетный вход, вход управлени  режимом, информационный вход и выход первого счетчика соединены соответственно с синхро- входом блока, выходом коммутатора, выходом первого регистра и адресным входом узла пам ти, выход которого подключен к информационному входу первого регистра, информационный вход, синхровход и выход второго регистра соединены соответственно с входом режима блока, дев тым выходом дешифратора и первым входом индикатора , первый и второй информационные входы, синхровход и выход третьего регистра подключены соответственно к выходу первого регистра, выходу второго регистра, дес тому выходу дешифратора и первому входу схемы поразр дного сравнени , второй вход которой соединен с входом условий блока, информационный вход, синхровход и выход четвертого регистра подключены соответственно к входу условий блока, одиннадцатому выходу дешифратора и первому информационному входу коммутатора, второй информационный вход и управл ющий вход которого соединены соответственно с выходом схемы поразр дного сравнени  и двенадцатым выходом дешифратора, а счетный вход и выход второго счетчика подключены соответственно к тринадцатому выходу дешифратора и второму входу индикатора„

   Фиг.1

   Ш

   ч

   /kI

   i

   УУ W

   26

   -i

   f

   viw

   J2

   ГВ1

   Фиг. I

   20

   I

   28