SU959086A1 - Устройство дл диагностики двухмашинного вычислительного комплекса - Google Patents

Description

Изобретение относитс  к области вычислительной техники и может быть использовано при создании вычислительных комплексов повышенной надежности .

Известны двухмашинные вычислительные комплексы, содержавшие средства взаимной диагностикиf13.

Однако такие системы не обеспечивают требуемой надежности комплекса и не позвол ют выполн ть микродиагностику неисправной ЭВМ с помощью исправной одновременно с выполнением в исправной ЭВМ рабочей программы. Это понижает надежность комплекса, поскольку исправна  ЭВМ при диагнос: ике неисправной прекращает выполвение своих обычных функций. Программна  же диагностика, котора  возможна с одновременным вьтолнением исправной своих функций, не позвол ет получать требуемую точностьлокализации , и следовательно, прит емлемого времени восстановлени .

Наиболее близким техническим решением к -данному изобретению  вл етс  устройство дл  диагностики двухмашинного вычислительно комплекса, содержащее два однотипных блока, каждый из которых состоит из двух

регистров сдвига, соединенных с пер вым входом и первым выходом устройства , дешифратора и буферной пам ти, причем вход второго регистра сдвига соединен с выходом буферной пам ти, вход которой соединен с выходом соответствующей блоку ЭВМ, а выход второго регистра сдвига соединен со входом дешифратора, выход которого

10 соединен со входом .

Недостаток данного устройства заключаетс  в том, что дл  диагностики неисправной ЭВМ оно монополизирует исправную ЭВМ дл  выполнени  про15 цедуры диагностики. Это резко снижает надежность двухмашинного комплекса, фактически привод  к отказу двухмашинного комплекса На врем  диагностики неисправной ЭВМ,

20

Цель изобретени  - повышение нгшежности двухмашинного вычислительного комплекса.

Поставленна  цель достигаетс  тем, что в устройстве дл  диагности25 ки двухмашинного вычислительного комплекса, содержащем два блока св зи ЭВМ, каждый из KOTopfJx содержит первый и второй регистры сдвига, первый и второй переключатели, пер30 вый дешифратор, блок буферной пам ти. причем первый и второй выходы первого переключател  соединены соответственно с информационным и синхр низационным входами первого регистра сдвига, первый и второй входы первого переключател  вл ютс  .сЬот Ьетственно первым информационным и Ьи хронизационным входами блока, пе вый информационный выход первого регистра сдвига соединен со входом первого дешифратора, первый выход которогх  вл етс  первым управл ющие , выходом блока, выход блока буфе ной пам ти соединен с информационным входом второго регистра сдвига, последовательный выход которого сое динен с первым входом второго переключател , первый и второй выходы второго переключател  соединены с первым информационным и синхронизационным выходами блока, информациой ный и синхронизационный выхогил первого блока св зи ЭВМ соединены соответственно с информационным и син хронизационным входами второго блока св зи ЭВМ, в каждый блок св зи ЭВМ введены первый и второй счетчнки , второй дешифратор, первый и второй блоки синхронизации, первый и второй блоки сравнени , регистр диагностики, регистр адреса, первый второй, третий и четвертый триггеры , первый:и второй элементы ИЛИ, первый и второй элемента И, коммутатор , узел контрол  по модулю два и входной регистр, пр чем первый, второй и третий информационнее выхо ды первого регистра сдвига соединен соответственно с информационным входом регистра ;виагностики, с первым входом первой схемы сравнени , с информационным входом узла контрол  по модулю два выход которого соединен с третьим входом первого переключател , третий выход первого переключател  . вл етс  первым коитрольным выходом блока, первый ynpaS л ющий выход первого регистра сдвиг соединен с первыми входаг ш первого и второго элементов И и со входом запуска первого блока синхронизаци  первый, второй, третий, четвертый и п тый выходы которого соединены сортветственно с синхронизационными входами узла контрол  по модулю два первого регистра сдвига, второго эл MjfeHTa Н, первого и второго дешифраторов , второй управл кадий выход первого регистра сдвига соединен со вторыми входами первого и второг злементов И, а выходаз соединены соответственно со счетным и установочным входами первого счетчика, информационный выход первого счетчи ка соединен со входом второго деишфратора , выход которого соединен с управл ющим входом регистра диагностики , первый, второй и третий выходы которого соединены соответственно со вторым информационным выходом уст{)ойства, со входом регистра адреса, с первым входом второй схемы сравнени , выходы первой и второй схем сравнени  соединены с единичными входами первого и второго триггеров соответственно, выходы которых .первый злемент ИЛИ соединены с четвертым входом первого переключател , выход которого  вл етс  вторым контрольным выходом блока, первый, второй-, третий- и четвертый выходы первого дешифратора соединены соответственно с первым управл югдим выходом блока , с управл ющим входом входного регистра и управл ющими входами первой и второй схем сравнени , выход регистра адреса соединен с адресным взводом коммутатора, выход которого соединен с информационным входом -входного регистра, второй информационьый вход блока соединен с информадионннм вхрдом коммутатора,- третий информационный вход блока соединен со вторым входом первой схемы сравнени , выход входного регистра сое- . .динен со вторым входом второй схе ivaa сравнени , вход запуска блока соединен с установочным входом второго счетчика НС первым входом запуска второго блока .синхронизации, первый и - второй выходы которого соединеиысоответственно с синхронизацнонным и управл ющим входами второго регистра сдвига, управл ющий шлход второго регистра сдвига соединен со счетным входом второго счетчика , со вторым входом запуска второго блока синхронизации, первый выход которого соединен со вторым входом второго переключател , информационный выход второго счетчика соединен с адресным входом блока буферной пам ти и  вл етс  третьим информационным выходом блока, зы.ход переполнени  счетчика  вл етс  вторым управл ющим выходом блока,  ервый и второй контрольные входы блока соответственно соединены с третьим и четвертым входами второго переключател , соответствующие выходы которого соединены с единичными входами третьего и четвертого триггеров соответственно, единичньзе выходы которых через второй злемент ИЛИ соединены со стоповым входом второго счетчика и  вл ютс  соответстйе .нно третьим и-четвертым контрольными выходами блока, первый и второй контрольные выходы первого блока св зи с ЭВМ соединены соответственно с первым и вторым контрольными входами второго блока св зи с; ЭВМ, первый и второй управл ющие, второй и третий информационные, l peтий и четвертый контрольнЕ 1е выходы каждого блока св з с ЭВМ образуют .соответственно первую и вторую группы информационных, управл кндих и контрольных выходов устройства , второй и третий информационные и запускак цие входы .каждого .блока свзи с ЭВМ образуют соответственно перВую , -вторую информационную и запус- :какнцую группу входов устройства.

На чертеже представлена схема одного из двух идентичных блоков св зи , образующих устройство дл  взаимной диагностики ЭВМ двухмашинного комплекса. В дальнейшем блок св зи, расположенный в ЭВМ 1 (ЭВМ 2) на-зываетс  первым (вторым блоком св зи. ЭВМ ,1 и ЭВМ 2 на чертеже не показаны .

Каждый блок св зи содержит регистры сдвига 1, элемент 2 И первый счетчик 3, элемент 4 И, первый блок 5 синхронизации, узел 6 контрол , де- шифратор 7, регистр 8 диагностики, дешифратор 9, триггеры 10 и 11, схемы сравнени  12 и 13, элемент ИЛИ 14, регистр 15 адреса, входной регистр 16, коммутатор 17, регистр 18 сдвига, блок 19 буферной пам ти; второй блок 20 синхронизации, второй счетчик 21, триггеры 22 и 23 элемент ИЛИ 24, переключатели 25 и 26. Входы 27, 28 и выходы 29, 30 одного блока св зи соединены соответственно с выходами 31, 32 и входами 33, 34 другого блока св зи. На чертеже обозначены: выход 35, вхо 36, выход 37, входы 38 и 39, выхода 40 и 41.и вход 42. Выхода 35, 37, 40, 43,44 и входы 36, 38, 39, 42 блока св зи соединены с соответствующими выходами-входами своей ЭВМ. ;

Работа устройства по сн етс  на примере неисрпавности в ЭВМ 2 и первый блок св зи устройства диагностики обеспечивает диагностировани неисравностей ЭВМ 2.

Устройство дл  диагностики двухмашинного вычислительного комплекса работает следук цим образом.

При обнаружении неисправности схемами контрол  ЭВМ 2 она останав ливаетс  после сообщени  о неисправности в ожидании дальнейших действий обслуживающего персонала, а ЭВМ 1 продолжает нормальное функционирование . После получени  сообщени  о неисравности переключатели 26 первого блока св зи и 25 второго блока св зи устанавливаютс  во включенное положение, а переключатели 25 первого блока св зи и 26 второго блока сй зи - в выключенное.

На ЭВМ 1 параллельно с рабочей программой запускаетс  программа диагностики, котора  загружает первый тест микродиагностики в блок буферной пам ти 19- на входы 39 первого блока св зи. После загрузки буферной 19 на вход 42 первого блока св зи из ЭВМ 1 поступает сигнал запуска микродиагностики. Этот сигнал запускает блок 20 синхронизации , который выдает синхронизирующий сигнал в регистр 18 сдвига, обеспечивающий прием информации из блока 19 буферной пам ти. Сигнгш эапуска микродиагностики запускает также счетчик 21j который обеспечивает 0 путем приращени  формирование последовательных адресов блока . 19 буферной пам ти. Информаци , при-. н та  в регистр 18 сдвига, начинает сдвигатьс  и побитно поступает на 5 выход 31 первого блока св зи под управлением синхронизирующего сигнала от блока 20 синхронизации.

После завершени  сдвига в счетчик 21 и блок 20 синхронизации из регистра 18 сдвига поступает сигнал приращени , по которому происходит приращение содёржимого счетчика 21, т.е. модификаци  адреса буферной пам ти 19 и повторный запуск 5 блока 20 синхронизации. Содержимое следуквдего адреса буферной пам ти 19 снова поступает в регистр 18 сдвига и дальше повтор етс  описанна  . процедура сдвига информации. Информаци  теста микролиагностики с вы0 хода регистра 18 сдвига последовательно бит за битом поступает через выход 31 первого блока св зи и вход 27 второго блока св зи на информационный вход регистра 1 сдвига : второго блока св зи. Синхросигналы, iсоответствующие каждому биту передаваемой информации и обеспечивающие его прием в регистр 1 сдвига второго блока/св зи, формируютс  в блоке 0 20 синхронизации первого блока св зи и поступают через его выход 32 на вход 28 второго блока св зи и далее на синхронизационный вход регистра 1 сдвига. В регистре 1 сдвига информаци , поступак да  на его : информационный вход последовательным кодом, снова превращаетс  в параллельный код.

Последовательный канал св зи меж0 ДУ блоками устройства сокращает количество св зей между ЭВМ двухмашинного комплекса, что особенно важно при значительной удаленности ЭВМ друг от друга, и повышает надежность 5 устройства диагностики.

После завершени  сдвига информации в регистре 1 сдвига в блок 5 синхронизации .из регистра 1 сдвигапоступает сигнал, обеспечивающий запуск блока 5 синхронизации. Этот, же

Q сигнал поступает на элементы 2 и 4 И.

Накопленна  в регистре 1 сдвига информаци  содержит бит контрол  по четности. Эта информаци  поступает .. I навход узла б контрол . На другой 5 его вход от блока 5 синхронизации поступает сигнал, обеспечивающий проверку содержимого регистра .1 сдви га на четность. Таким образом, ошиб ка во врем  передачи обнаруживаетс  узлом 6 контрол  втррого блока св зи Сигнал ошибки с выхода узла 6 контрол  поступает на выход 29 второго блока св зи и далее через вход 133 первого блока св зи устанавливает в единичное состо ние триггер 22. Сигнал с выхода триггера 22 через элемент 24 ИЛИ поступает на блокировку счетчика 21, прекраща  его приращение и выдачу информации.тес ,та микродиагностики из первого св зи во второй. Одновременно |Сигнал с выхода триггера 22 через выход 43 первого блока св зи поступает в ЭВМ 1, свидетельству  о наличии ошибки в передаче. В результате программа диагностики ЭВМ 1 повтор ет передачу теста микродиагностики в ЭВМ 2. Информаци  теста микродиагности1КИ , поступающа  в регистр 1 сдвига, представл ет собой часть .микрокоманды , служебную информацию или код диагностической операции. В первом и втором случа х управл ющий (младший) бит регистра 1 сдвига равен нулю,а в третьем случае - единице. В первом и втором слу ча х с помощью элемента 2 И происходит приращение значени  счетчика 3, а в третьем случае - обнуление счетчика 3 под управлением сигнала, поступающего из блока 5 синхронизации В первом и втором случа х информаци  из регистра 1 сдвига заполн ет регистр 8 диагностики под управление счетчика 3, дешифратора 7 и синхронизиругацего сигнала от блока 5 синхр

низации.

Разр дность регистра диагностику в несколько раз больше разр дности регистра 1 сдвига и счетчик 3 с дешифратором 7 обеспечивают прием информации с выхода регистра 1 сдвига в соответствующие разр ды регистра 8 диагностики.

В третьем случае информаци  с выхода регистра 1 сдвига декодируетс  на дешифраторе 9 диагностических операций под управлением синхрбни ирующего сигнала, постуцанадего от/ блока 5 синхронизации.

,, Диагностические операции j возбуждающие выходы 35 второго блока св зи, обеспечивают.тприем с выхода 37 второго блока св зи частей микрокоманды , накопленных в регистре 8 диагностики, в регистр микрокоманд ЭВМ 2 и выполнение микрокоманды после запуска синхронизации ЭВМ 2 на один такт.

Состо ние триггеров и регистров ЭВМ 2 после выполнени  микрокоманды опрашиваетс  с помощью коммура 9.

При ошибке ветвлени  сигнал с выхода блока 12 сравнени  устанавливает в единичное состо ние триггер 10 ветвлени , выход которого, также, как и выход триггера 11, через элемент 14 ИЛИ, через выход 30 второго блока св зи поступает на вход 34 первого блока св зи, устанавлива  в единичное состо ние триггер 23 неисправности ЭВМ 2.

Claims (2)

1.« Авторское свидетельство СССР 603995, кл. G 06 F 15/16, 1978.

2. Той В.Н, Проектирование отказоустойчивых местных процессоров дл  систем электоонной когФ4утацйи. ТИИЭИР , 1978, т. 66, 10, с.26-48 (прототип).