SU556441A1 - Устройство дл фиксации сигналов от схем контрол эвм - Google Patents
Устройство дл фиксации сигналов от схем контрол эвмInfo
- Publication number
- SU556441A1 SU556441A1 SU2082197A SU2082197A SU556441A1 SU 556441 A1 SU556441 A1 SU 556441A1 SU 2082197 A SU2082197 A SU 2082197A SU 2082197 A SU2082197 A SU 2082197A SU 556441 A1 SU556441 A1 SU 556441A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- input
- error
- control circuits
- signal
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
Изобретение относитс к цифровым вычислительным машинам с аппаратными и микропрограммными средствами оперативного контрол .
В случае обнаружени этими средствами ошибочных действий ЭВМ производитс прерывание нормальной носледовательности операций и переход к диагностическим процедурам . Чтобы осуществить прерывание по схемному контролю, необходимо по сигналам от каждой схемы контрол ЭВМ формировать сигнал наличи ошибки ЭВМ. Как правило, схемы контрол расположены в непосредственной близости к узлам, работу которых они контролируют, и, следовательно, удалены одна от другой на значительные рассто ни . При этом необходимо обеспечить высокую помехоустойчивость при передаче сигналов от схем контрол в блок выработки сигнала ошибки ЭВМ.
Обычно сигналы от схем контрол поступают в регистр ошибок, содержимое которого в дальнейшем используетс дл локализации неисправного оборудовани .
Известно устройство дл фиксации сигналов от схем контрол ЭВМ, в котором сигналы от схем контрол поступают на входы элементов И, на которых производитс управление передачей этих сигналов в регистр ошибок, выходы регистра ошибок соединены
с входами блока формировани сигнала ошибки ЭВМ 1.
Однако сигналы от схем контрол поступают на вход регистра ошибок ие непосредственно , а через элементы И, регистр построен на триггерах с низкой помехоустойчивостью при кратковременных помехах. Кроме того, устройство не выполн ет всех функций, которые возлагаютс на устройства дл фиксации сигиалов от схем контрол ЭВМ.
Паиболее близким техническим решением к предлагаемому изобретению вл етс устройство дл фиксации сигналов от схем контрол ЭВМ, содержаш,ее регистр ошибок, разр дные входы которого вл ютс входами устройства , управл юш,ий вход которого соединен с выходом узла блокировки строба занесени , а разр дные выходы вл ютс выходами устройства, блок формировани сигнала
ошибки, выход которого вл етс выходом сигиала ошибки устройства, иервый вход узла блокировки строба занесени вл етс первым входом синхронизации устройства, второй вход узла блокировки строба занесени вл етс входом запрета блокировки устройства .
Низка иомехоустойчивость этого устройства вызвана тем, что сигналы от схем контрол иостуиают на вход регистра ошибок через
дополнительные элементы И, что надежность приема этих сигналов, а также способом формировани сигнала авторазрыва программы. Так как схемы контрол рассредоточены по всем узлам ЭВМ, то длина св зей может оказатьс значительной. При этом снижаетс помехоустойчивость линии св зи, по которой передаетс сигнал авторазрыва программы, что может привести к ложным срабатывани м систе.мы прерывани .
Цель изобретени - повышение помехоустойчивости работы устройства.
Это достигаетс тем, что в предлагаемое устройство введены триггер общей ошибки и дополнительный регистр, причем разр дные выходы регистра ошибок соединены с разр дными входами дополнительного регистра , разр дные выходы которого вл ютс выходами устройства, вход сброса дополнительного регистра вл етс первым входом сброса устройства, выход блока формировани сигнала ошибки соединен с входо.м триггера обш;ей ошибки, выход которого вл етс выходом устройства и соединен с третьим входом узла блокировки строба занесени , второй вход синхронизации устройства соединен с входами синхронизации дополнительного регистра и триггера обш,ей ошибки.
На чертеже изображено предлагаемое устройство дл фиксации сигналов от схем контрол ЭВМ, где введены следующие обозначени : 1 - регистр ошибок, 2 - входы устройства , 3 - выходы устройства, 4 - блок формировани сигнала ошибки, 5 - дополнительный регистр, 6 - выход сигнала ошибки, 7 - триггер общей ошибки, 8 - выход триггера общей ошибки, 9 - узел блокировки строба занесени , 10 - вход запрета блокировки , 11 - выход узла блокировки строба занесени , 12 - выходы дополнительного регистра , 13 - вход сброса дополнительного регистра , 14 - вход сброса триггера общей ошибки, 15 и 16 - первый и второй входы синхронизации.
На разр дные входы 2 регистра ошибок 1 поступают сигналы от схем контрол ЭВМ. Выходы 3 регистра I соединены с входом блока 4 формировани сигнала ошибки, с входами дополнительного регистра бис выходами устройства. Выход 6 блока 4 формировани сигнала ошибки соединен с входом триггера 7 общей ошибки и с выходом устройства . Выход 8 триггера 7 соединен с входо .м узла 9 блокировки строба занесени на регистр ошибок, а также с выходом сигнала ошибки устройства. Другой вход узла 9 соединен с входом 10 запрета блокировки строба занесени . В рабочем режиме сигнал запрета блокировки выдаетс с пол рностью, котора обеспечивает блокировку строба занесени на регистр ошибок 1 после фиксации в нем первого сигнала от схем контрол . На вход 15 узла 9 поступает синхронизирующий сигнал Сь С выхода 11 узла 9 строб занесени поступает на управл ющий вход регистра 1. Нередача информации из регистра 1 в
регистр 5 управл етс синхронизирующим сигналом Со, который поступает на вход синхрониза 1ии 16. Выход 12 регистра 5 вл етс выходом устройства. Вход сброса регистра 5 соединен с входом 13 сброса регистра 5. Вход сброса триггера 7 соединен с входом 14 сброса триггера общей ошибки.
Рабочий режим определ етс состо нием сигналов на входах 10, 13 и 14, блокировка
строба разрешаетс , и отсутствуют сбросы. При отсутствии сигналов на входах 2 от схем контрол регистр ошибок 1 и триггер 7 наход тс в нулевом состо нии. При по влеиии сигнала на любом из входов 2 соответствующий разр д регистра 1 устанавливаетс в единицу. Блок 4 вырабатывает сигнал ошибки ЭВМ, но которому триггер 7 во врем действи синхронизирующего сигнала С2 переключаетс в единичное состо ние. Выход 8
триггера 7 запрещает выработку строба занесени на регистр 1. Тем самым входы регистра 1 блокируютс , и регистр хранит зафиксированную информацию. Единичное состо ние триггера 7 подтверждаетс на каждом сигнале €2. Содержимое регистра 1 на каждом сигнале С2 переписываетс в регистр 5.
Такое состо ние сохран етс до переключени сигнала сброса на входе 14. Действием этого сигнала триггер 7 удерживаетс в нулевом состо нии, и по ближайшему сигналу Ci вырабатываетс строб занесени на регистр 1. Этим сигналом состо ние выходов схем контрол заноситс в регистр 1. Если
первый сигнал от схемы контрол был следствием сбо , то разр ды регистра 1 при этом занесении установ тс в нулевое состо ние, т. е. сброс тс . Если же сигнал от схем контрол указывал на неисправность, то до возврата к нор.мальному режиму работы необходимо произвести ремонт ЭВМ, о че.м программы диагностики, вызванные в работу по первому сигналу, должны сообшить оператору.
В наладочном или диагностическом режиме дл накапливани сигналов от схем контрол производитс переключение сигнала запрета блокировки на входе 10. Управление этим сигналом производитс программно и с
помощью тумблера. В наладочном режиме тумблер блокирует реакцию на сигналы от схем контрол и разрешает накопление сигналов от схем контрол в дополнительном регистре 5. По вление ошибок отражаетс
средствами индикации, подключенными к выходам устройства. При этом индикаци дополнительного регистра 5 указывает все типы ошибок, по вившихс за наблюдаемый период. Сигнал на входе 13 сброса регистра
5 вырабатываетс программно и от кнопок сброса системы и сброса ошибок.
В режиме программной диагностики сигнал на входе 10 переключаетс еще дл диагностики схем контрол при св занных ошибках.
Информаци с ошибкой имитируетс на входе схемы контрол первого из св занных узлов. При передаче ииформации в следующий узел срабатывает соответствующа схема контрол , что отражаетс в регистре 5. Тем самым обеспечиваетс проверка схем контрол при минимальном дополнительном оборудовании, имитирующем ошибки.
Проверка работы регистров I и 5 и проверка реакции на сигналы от схем контрол производитс одновременно с имитацией соответствующих ошибок. При этом не требуютс дополнительные цепи запесеии ииформации в регистры.
Содержимое регистров 1 и 5 с помощью цепей опроса доступно программному анализу, что обеспечивает гибкость диагностических процедур. В частности, при переходе из диагностического режима в рабочий режим без сброса регистра 5 сравнение содержимого регистров 1 и 5 дает дополнительную информацию дл прин ти решени о характере сбо .
Подсчет количества сбоев производитс программно. При этом фиксируетс не только тип сбо , но и вс информаци о ЭВМ в момент сбо . Эта информаци собираетс в результате микропрограммных диагностических процедур и фиксируетс в диагностической области местной пам ти процессора.
Достоинство предлагаемого устройства заключаетс в том, что сигналы от схем контрол поступают непосредственно па входы регистра ошибок, который может быть построен на триггерах с повышенной помехоустойчивостью , что повышает надежность приема этих сигналов и иомехоустойчивость при выработке сигнала ошибки ЭВМ. Повышение помехоустойчивости и надел ности работы системы контрол ЭВМ снижает количество ложных прерываний по схемному контролю и, следовательно, повышает коэффициент использовани машины.
556441
Claims (2)
1.Процессор ЭВМ ЕС-1020. Под ред. А. М. Ларионова, М., «Статистика, 1975, с. 134-135.
2.Путинцев П. Д. Аппаратный контроль управл ющих цифровых вычислительных машин . М., «Сов. радио, 1966, с. 398.
5
f2
fff i
7
J// fO
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2082197A SU556441A1 (ru) | 1974-12-08 | 1974-12-08 | Устройство дл фиксации сигналов от схем контрол эвм |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2082197A SU556441A1 (ru) | 1974-12-08 | 1974-12-08 | Устройство дл фиксации сигналов от схем контрол эвм |
Publications (1)
Publication Number | Publication Date |
---|---|
SU556441A1 true SU556441A1 (ru) | 1977-04-30 |
Family
ID=20602923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2082197A SU556441A1 (ru) | 1974-12-08 | 1974-12-08 | Устройство дл фиксации сигналов от схем контрол эвм |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU556441A1 (ru) |
-
1974
- 1974-12-08 SU SU2082197A patent/SU556441A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4996688A (en) | Fault capture/fault injection system | |
US3848116A (en) | Data processing system having triplexed system units | |
JPH0746322B2 (ja) | 障害装置特定システム | |
SU556441A1 (ru) | Устройство дл фиксации сигналов от схем контрол эвм | |
JPS5930288B2 (ja) | クロツク信号監視方法 | |
JPH0563823B2 (ru) | ||
US3056108A (en) | Error check circuit | |
JPS6227831A (ja) | 演算器チエツク回路 | |
US3237158A (en) | Ring counter checking circuit | |
SU962913A1 (ru) | Устройство дл фиксации сбоев электронно-вычислительной машины | |
SU959086A1 (ru) | Устройство дл диагностики двухмашинного вычислительного комплекса | |
SU1125628A1 (ru) | Устройство дл обнаружени сбоев синхронизируемых дискретных блоков | |
KR930007474B1 (ko) | 전전자 교환기의 d-버스 장애 노드 어드레스 감지회로 | |
SU1751761A1 (ru) | Асинхронное автоматическое устройство дл контрол цифровых систем | |
SU1378050A1 (ru) | Пересчетное устройство с контролем | |
SU559238A1 (ru) | Устройство управлени с контролем | |
SU661551A2 (ru) | Устройство дл переключени каналов вычислительной системы | |
SU1141414A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1071979A1 (ru) | Устройство дл диагностики цифровых узлов | |
SU1280599A1 (ru) | Устройство дл ввода информации | |
SU1134940A1 (ru) | Устройство дл контрол блоков синхронизации | |
SU1188922A1 (ru) | Устройство для управле- . ния'переключением резервных блоков | |
EP0473806A1 (en) | Apparatus and method for error detection and fault isolation | |
SU1615880A1 (ru) | Устройство дл контрол реверсивного двоичного счетчика | |
SU1104696A1 (ru) | Трехканальна мажоритарно-резервированна система |